高电子迁移率层结构及其制备方法技术

一种硅和硅锗基半导体ＭＯＤＦＥＴ器件设计以及制造方法。此ＭＯＤＦＥＴ设计包括高迁移率层结构，能够超高速、低噪声用于包括ＲＦ、微波、亚毫米波、以及毫米波的各种通信用途。外延的场效应晶体管层结构包括组合硅和硅锗层的高迁移率应变ｎ沟道和ｐ沟道晶体管的临界（垂直和横向）器件按比例缩小以及层结构设计，用以在超薄的ＳＯＩ或ＳＧＯＩ衬底上形成能够得到大幅度改善了的ＲＦ性能的最佳调制掺杂的异质结构。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及到硅和硅锗基半导体晶体管器件，更具体地说是涉及到一种包括生长的外延场效应晶体管结构的器件设计，能够超高速、低噪声用于包括RF、微波、亚毫米波、以及毫米波的各种通信用途。这种外延场效应晶体管结构优选包括组合硅和硅锗层的高迁移率应变n沟道晶体管的临界器件按比例缩小以及层结构设计，用以在超薄的SOI或SGOI衬底上形成最佳调制掺杂的异质结构，以便达到200GHz以上的fmax。
技术介绍
调制掺杂张应变硅量子阱中显著的电子迁移率提高(亦即3-5倍于体硅)的诱惑力已经引发了有关Si/SiGe n沟道调制掺杂场效应晶体管(MODFET)的历史悠久的器件开发。随后已经显示出，与SiGe异质结双极晶体管(HBT)相比，SiGe MODFET消耗更低的功率，并具有更低的噪声特性。同样，当与RF体硅CMOS器件相比时，SiGeMODFET仍然具有更低的噪声特性以及更高的最高振荡频率(fmax)。因此，Si/SiGe MODFET正变成越来越受到注意的高速、低噪声、低功耗通信应用的器件，在这些器件中，要求成本低并与CMOS逻辑技术兼容，而且，这些要求常常是至关重要的。新近，具有0.2-0.5微米范围的长沟道长度的n沟道MODFET已经显示出令人鼓舞的器件性能。典型地说，Si/SiGe MODFET器件具有不掺杂的、张应变的硅(nFET)或压应变的SiGe(pFET)量子阱沟道，从而除了提供载流子限制之外，诱发的应变还被用来提高载流子在沟道中的迁移率。调制掺杂的协合借助于降低来自掺杂剂的离化散射而进一步改善了沟道中的载流子迁移率，并进一步降低了埋置沟道中的表面粗糙度散射。对于生长在弛豫的Si0.7Ge0.3缓冲层上的张应变硅沟道中的电子迁移率，已经达到了2800cm2/Vs的创记录地高的室温迁移率。相反，已经在生长于Si0.35Ge0.65缓冲层上的纯锗沟道中得到了1750cm2/Vs的非常高的空穴迁移率[R.Hammond，et al.，DRC，1999]。已经得到的应变硅nMODFET的最高fT是90GHz[M.Zeuner，2002]，而最高fmax是190GHz[Koester，et al.，待发表]。迄今，未曾利用Si/SiGe MODFET达到过200GHz的fT或fmax。如本专利技术人进行的模拟研究所述，为了得到更高的速度，MODFET必须延垂直尺度和水平(或横向)尺度被恰当地按比例缩小。但由于1)水平按比例缩小使源和漏更靠近，因而与CMOS情况那样，短沟道效应和体穿通成为妨碍横向按比例缩小的主要障碍；2)层结构的垂直按比例缩小被证实是极困难的，故MODFET的按比例缩小被证实比CMOS按比例缩小更加复杂。横向按比例缩小无法单独保持性能的按比例变更。但如Annual Review of Materials Science，vol.30，2000，pp.348-355所述，特别是由于典型地掺有磷的n+供给层的按比例缩小和陡度，为减小量子阱的深度(dQW)而进行的MODFET结构的垂直按比例缩小是相当复杂的。图6示出了G1(形成)层结构的磷(P)掺杂分布的曲线200以及与CVD生长系统中磷掺杂相关的稳态P掺杂201问题和瞬时P掺杂问题202。提供一种在MODFET器件结构的制造中克服横向和垂直按比例缩小挑战的MODFET器件结构的按比例缩小技术，将是非常可取的。在其内容和公开于此处被列为参考的2003年3月15日提交的J.Chu等人的题为“Dual Strain State SiGe Layer forMicroelectronics”的共同拥有的共同在案美国专利申请10/389145中，已经进一步显示出厚的绝缘体上硅锗(SGOI)衬底上的MODFET的行为相似于体衬底上的MODFET。共同在案美国专利申请10/389145具体地描述了SGOI衬底上的一种普通的MODFET层结构，没有详细说明用于高性能的临界层结构。提供一种建立在超薄绝缘体上硅锗(SGOI)衬底上的按比例缩小的MODFET器件结构，其中的MODFET器件结构显示出超高速度器件性能(例如fT和fmax大于300GHz)，且具有更好的噪声指标、可接受的电压增益、以及良好的关断特性，将是更为非常可取的。
技术实现思路
本专利技术的目标是一种显示出大幅度改进了的RF性能的恰当地按比例缩小的制作在薄SGOI/SOI衬底上的高电子迁移率n沟道MODFET器件。本专利技术的目标是一种MODFET器件和制造方法，论述了现有技术的限制，并使nMODFET层结构和源/漏结的垂直按比例缩小以及器件结构的横向按比例缩小达到了前所未有的程度，得到了具有可接受的电压增益和良好关断特性的显示出超高速性能(亦即fT和fmax大于300GHz)的器件。在本专利技术的制造MODFET器件的方法中，MODFET器件被建立在超薄的绝缘体上硅锗(SGOI)衬底上，使本体中载流子完全耗尽。由于短沟道效应被抑制，故可以降低输出电导(gd)。因此，显著地改善了DC电压增益(gm/gd)、线性、以及fmax。此外，由于SiGe的热导率低，超薄SiGe缓冲层的提供还减小了自身发热，降低了驱动电流。与体MODFET相比，完全耗尽的SGOI MODFET显示出更好的噪声指标和更低的软错误率。本专利技术的外延场效应晶体管结构优选包括组合硅和硅锗层的高迁移率应变n沟道晶体管的临界器件按比例缩小和层结构设计，用以在超薄SOI或SGOI衬底上形成最佳的调制掺杂异质结构，以便得到大于300GHz的fmax。如研究所显示的能够用生长速率来控制磷的掺入速率(见前述Annual Review of Materials Science，vol.30，2000，pp.348-355)那样，本专利技术的进一步目的是提供一种得到具有陡峭P掺杂的薄的SiGe外延层的新颖的MODFET器件结构方法。在此目的中，一种新颖的低温生长技术被用来得到陡峭的磷掺杂分布，以便适应和配合超高速性能所要求的MODFET层结构的恰当垂直按比例缩小或设计。为了防止制造工艺中磷的扩散，可以以其内容和公开在此处被列为参考的题为“Epitaxial and Polycrystalline Growth of Si1-x-yGexCyand Si1-yCyAlloy Layers on Si by UHV-CVD”的共同拥有的共同在案美国专利申请09/838892(案号为YOR920010308US1)所述的方式，在SiGe供给层的外延生长过程中组合少量的碳。本专利技术的另一目标是一种也具有非常高的RF性能的恰当地按比例缩小和制作在薄的SGOI/SOI衬底上的高空穴迁移率p沟道MODFET。附图说明从下列描述、所附权利要求、以及附图，将更好地理解本专利技术的装置和方法的其他特点、情况、以及优点，在这些附图中图1(a)-1(e)是示意剖面图，示出了根据本专利技术恰当地按比例缩放的薄SGOI衬底上的本专利技术的Si/SiGe n型MODFET结构(G1-G4)；图1(f)示出了薄SGOI衬底上的Si/SiGe p型MODFET结构；图2示出了图1(a)-1(f)中各个器件的模拟Id-Vgs曲线(Lgs＝Lg＝Lgd＝50nm)；图3示出了图1(a)-1(f)中G4器件的本文档来自技高网...

【技术保护点】
一种高电子迁移率层半导体结构，它包括：ＳＧＯＩ衬底，它包括锗含量范围为３０－４０％、厚度范围为２０－３０ｎｍ、且ｐ型掺杂浓度范围为每立方厘米１×１０↑［１４］－５×１０↑［１７］的绝缘体上硅锗层；生长在所述硅锗层顶部上的厚度 范围为０－５ｎｍ的外延Ｓｉ↓［０．９５］Ｇｅ↓［０．０５］籽层；生长在所述籽层顶部上、厚度范围为２０－３０ｎｍ、且锗含量ｘ范围为１０－４０％的再生长的Ｓｉ↓［１－ｘ］Ｇｅ↓［ｘ］缓冲层；生长在所述缓冲层顶部上且厚度范围为５－ ７ｎｍ的外延张应变的硅层；生长在所述应变硅层顶部上、厚度范围为３－５ｎｍ、且锗含量ｙ范围为３０－４０％的外延Ｓｉ↓［１－ｙ］Ｇｅ↓［ｙ］间隔层；生长在所述间隔层顶部上、厚度范围为２－８ｎｍ、ｎ型掺杂浓度范围为每立方厘米２×１ ０↑［１８］－２×１０↑［１９］、且锗含量范围为３５－５０％的外延Ｓｉ↓［１－ｚ］Ｇｅ↓［ｚ］供给层；以及生长在所述供给层顶部上、厚度范围为０－３ｎｍ、且ｎ型掺杂浓度范围为每立方厘米５×１０↑［１７］－５×１０↑［１９］的外延张应变 的硅帽层。...

【技术特征摘要】
【国外来华专利技术】US 2003-8-29 10/652,4001.一种高电子迁移率层半导体结构，它包括SGOI衬底，它包括锗含量范围为30-40％、厚度范围为20-30nm、且p型掺杂浓度范围为每立方厘米1×1014-5×1017的绝缘体上硅锗层；生长在所述硅锗层顶部上的厚度范围为0-5nm的外延Si0.95Ge0.05籽层；生长在所述籽层顶部上、厚度范围为20-30nm、且锗含量x范围为10-40％的再生长的Si1-xGex缓冲层；生长在所述缓冲层顶部上且厚度范围为5-7nm的外延张应变的硅层；生长在所述应变硅层顶部上、厚度范围为3-5nm、且锗含量y范围为30-40％的外延Si1-yGey间隔层；生长在所述间隔层顶部上、厚度范围为2-8nm、n型掺杂浓度范围为每立方厘米2×1018-2×1019、且锗含量范围为35-50％的外延Si1-zGez供给层；以及生长在所述供给层顶部上、厚度范围为0-3nm、且n型掺杂浓度范围为每立方厘米5×1017-5×1019的外延张应变的硅帽层。2.权利要求1所述的高电子迁移率层半导体结构，其中，所述Si1-yGey间隔层包含锗含量y＝x+a，其中“a”的范围为0-20％。3.权利要求1所述的高电子迁移率层半导体结构，其中，所述Si1-zGez供给层包含锗含量z＝x+b，其中“b”的范围为0-30％。4.权利要求1所述的高电子迁移率层半导体结构，其中，所述Si1-zGez供给层包括Si1-m-nGemCn层，其中m＝x+c，且“c”的范围为0-20％，“n”的范围为0.1-2％。5.权利要求1所述的高电子迁移率层半导体结构，还包括形成在所述应变硅帽层顶部上且等效氧化物厚度范围为0-1nm的栅介质层；形成在所述栅介质层顶部上的栅导体；n型掺杂浓度大于每立方厘米5×1019的漏区；以及n型掺杂浓度大于每立方厘米5×1019的源区，其中，所述结构形成高电子迁移率场效应晶体管。6.权利要求5所述的高电子迁移率场效应晶体管，其中，所述Si1-zGez供给层的厚度范围约为5-8nm，且薄层掺杂密度约为每平方厘米3×1012。7.权利要求5所述的高电子迁移率场效应晶体管，其中，所述Si1-zGez供给层的厚度约为4nm，且薄层掺杂密度约为每平方厘米2.4×1012。8.权利要求6所述的高电子迁移率场效应晶体管，其中，所述Si1-zGez供给层包括C含量约为1-1.5％的SiGeC层。9.权利要求5所述的高电子迁移率场效应晶体管，其中，所述栅介质层选自单独的硅的氧化物、氮化物、氮氧化物以及Hf、Al、Zr、La、Y、Ta的氧化物和硅化物、或它们的组合。10.权利要求5所述的高电子迁移率场效应晶体管，其中，所述栅导体选自单独的Pt、Ir、W、Pd、Al、Au、Cu、Ti、Co、或它们的组合。11.权利要求5所述的高电子迁移率场效应晶体管，其中，所述栅导体是T栅几何形状、矩形几何形状、或多指几何形状之一。12.权利要求5所述的高电子迁移率场效应晶体管，其中，栅长度的范围为30-100nm。13.权利要求5所述的高电子迁移率场效应晶体管，其中，所述栅导体与所述漏区或源区之间的距离的范围约为20-100nm。14.权利要求5所述的高电子迁移率场效应晶体管，还包括环绕栅电极的钝化层，所述钝化层的介电常数范围为1-4。15.一种高电子迁移率场效应晶体管，它包括SGOI衬底，它包括锗含量范围为30-40％、厚度范围为20-30nm、且p型掺杂浓度范围为每立方厘米1×1014-5×1017的绝缘体上硅锗层；生长在所述硅锗层顶部上、厚度范围为20-30nm、且锗含量x为30-40％的再生长的Si1-xGex缓冲层；生长在所述缓冲层顶部上且厚度范围为5-7nm的外延张应变的硅层；生长在所述应变硅层顶部上、厚度范围为3-5nm、且锗含量范围为30-40％的外延Si1-yGey间隔层；生长在所述间隔层顶部上、厚度范围为2-8nm、n型掺杂浓度范围为每立方厘米2×1018-2×1019、且锗含量范围为35-50％的外延Si1-zGez供给层；生长在所述供给层顶部上、厚度范围为0-3nm、且n型掺杂浓度范围为每立方厘米5×1017-5×1019的外延张应变的硅帽层；形成在所述应变硅帽层顶部上且等效氧化物厚度范围为0-1nm的栅介质层；形成在所述栅介质层顶部上的栅导体；n型掺杂浓度大于每立方厘米5×1019的漏区；以及n型掺杂浓度大于每立方厘米5×1019的源区。16.一种高电子迁移率层半导体结构，它包括SGOI衬底，它包括厚度范围为10-50nm的绝缘体上Si1-xGex层；生长在所述硅锗层顶部上的厚度范围为0-5nm的外延Si0.95Ge0.05籽层；生长在所述籽层顶部上、厚度范围为2-8nm且n型掺杂浓度范围为每立方厘米1×1018-5×1019的外延Si1-zGez供给层；生长在所述供给层顶部上且厚度范围为3-5nm的外延Si1-yGey间隔层；生长在所述间隔层顶部上且厚度范围为3-10nm的外延张应变的硅层；生长在所述应变硅层顶部上且厚度范围为1-2nm的外延Si1-yGey间隔层；以及生长在所述间隔层顶部上且厚度范围为0-2nm的外延张应变的硅帽层。17.权利要求16所述的高电子迁移率层半导体结构，其中，所述SGOI衬底包含锗含量x范围为30-50％的Si1-xGex层。18.权利要求16所述的高电子迁移率层半导体结构，其中，所述Si1-zGez供给层的锗含量z＝x+a，其中“a”的范围约为0-30％，而x的范围为30-50％。19.权利要求16所述的高电子迁移率层半导体结构，其中，所述Si1-zGez供给层包括Si1-m-nGemCn层，其中m＝x+b，且“b”的范围为0-30％，“n”的范围为0.1-2％。20.权利要求16所述的高电子迁移率层半导体结构，其中，所述Si1-yGey间隔层包含锗含量y＝x+c，其中“c”的范围为0-20％。21.权利要求16所述的高电子迁移率层半导体结构，还包括形成在所述应变硅帽层顶部上且等效氧化物厚度范围为0-1nm的栅介质层；形成在所述栅介质层顶部上的栅导体；n型掺杂浓度大于每立方厘米5×1019的漏区；以及n型掺杂浓度大于每立方厘米5×1019的源区，其中，所述结构形成高电子迁移率场效应晶体管。22.权利要求21所述的高电子迁移率层半导体结构，其中，所述Si1-zGez供给层的厚度约为5-8nm，且薄层掺杂密度约为每平方厘米3×1012。23.权利要求21所述的高电子迁移率层半导体结构，其中，所述Si1-zGez供给层的厚度约为4nm，且薄层掺杂密度约为每平方厘米2.4×1012。24.权利要求21所述的高电子迁移率层半导体结构，其中，所述Si1-zGez供给层包括C含量约为1-1.5％的SiGeC层。25.权利要求21所述的高电子迁移率层半导体结构，其中，所述栅介质层选自单独的硅的氧化物、氮化物、氮氧化物以及Hf、Al、Zr、La、Y、Ta的氧化物和硅化物、或它们的组合。26.权利要求21所述的高电子迁移率层半导体结构，其中，所述栅导体选自单独的Pt、Ir、W、Pd、Al、Au、Cu、Ti、Co、或它们的组合。27.权利要求21所述的高电子迁移率层半导体结构，其中，所述栅导体是T栅几何形状、矩形几何形状、或多指几何形状之一。28.权利要求21所述的高电子迁移率层半导体结构，其中，栅长度的范围为30-100nm。29.权利要求21所述的高电子迁移率层半导体结构，其中，所述栅导体与所述漏区或源区之间的距离的范围约为20-100nm。30.权利要求21所述的高电子迁移率层半导体结构，还包括环绕栅电极的钝化层，所述钝化层的介电常数范围为1-4。31.一种高电子迁移率场效应晶体管，它包括SGOI衬底，它包括锗含量范围为30-40％且厚度范围为20-30nm的绝缘体上硅锗层；生长在所述硅锗层顶部上、厚度范围为2.5-8nm、n型掺杂浓度范围为每立方厘米2×1018-2×1019、且锗含量范围为35-50％的外延Si1-zGez供给层；生长在所述供给层顶部上、厚度范围为3-5nm、且锗含量范围为30-40％的外延Si1-yGey间隔层；生长在所述间隔层顶部上、厚度范围为5-7nm、且掺杂浓度小于每立方厘米1×1016的外延张应变的硅沟道层；生长在所述硅沟道层顶部上、厚度范围为1-2nm、且锗含量范围为30-40％的外延Si1-yGey间隔层；生长在所述间隔层顶部上且厚度范围为0-2nm的外延张应变的硅帽层；形成在所述应变硅帽层顶部上且等效氧化物厚度范围为0-1nm的栅介质层；形成在所述栅介质层顶部上的栅导体；n型掺杂浓度大于每立方厘米5×1019的漏区；以及n型掺杂浓度大于每立方厘米5×1019的源区。32.一种高电子迁移率层半导体结构，它包括SGOI衬底，它包括厚度范围为2-8nm且n型掺杂浓度范围为每立方厘米1×1018-5×1019的Si1-zGez供给层；以及生长在所述供给层顶部上且厚度范围为3-5nm的外延Si1-yGey间隔层；生长在所述间隔层顶部上且厚度范围为3-10nm的外延张应变的硅层；生长在所述应变硅层顶部上且厚度范围为1-2nm的外延Si1-yGey间隔层；以及生长在所述间隔层顶部上且厚度范围为0-2nm的外延张应变的硅帽层。33.权利要求32所述的高电子迁移率层半导体结构，其中，所述SGOI衬底包含范围为30-50％的锗含量“x”。34.权利要求32所述的高电子迁移率层半导体结构，其中，所述掺杂转移的Si1-zGez供给层的锗含量z＝x+a，其中“a”的范围约为0-30％，并可以由晶片键合和智能切割工艺形成。35.权利要求32所述的高电子迁移率层半导体结构，其中，所述掺杂转移的Si1-zGez供给层包括Si1-m-nGemCn层，其中m＝x+b，且“b”的范围为0-30％，“n”的范围为0.1-2％。36.权利要求32所述的高电子迁移率层半导体结构，其中，所述Si1-yGey间隔层包含锗含量y＝x+c，其中“c”的范围为0-20％。37.权利要求32所述的高电子迁移率层半导体结构，还包括形成在所述应变硅帽层顶部上且厚度小于1nm的栅介质层；形成在所述栅介质层顶部上的栅导体；n型掺杂浓度大于每立方厘米5×1019的漏区；以及n型掺杂浓度大于每立方厘米5×1019的源区。38.权利要求37所述的高电子迁移率层半导体结构，其中，所述掺杂转移的Si1-zGez供给层的厚度约为5-8nm，且薄层掺杂密度约为每平方厘米3×1012。39.权利要求37所述的高电子迁移率层半导体结构，其中，所述掺杂转移的Si1-zGez供给层的厚度约为4nm，且薄层掺杂密度约为每平方厘米2.4×1012。40.权利要求32所述的高电子迁移率层半导体结构，其中，所述掺杂转移的Si1-zGez供给层包括C含量约为1-1.5％的SiGeC层。41.权利要求37所述的高电子迁移率层半导体结构，其中，所述栅介质层选自单独的硅的氧化物、氮化物、氮氧化物、以及Hf、Al、Zr、La、Y、Ta的氧化物和硅化物、或它们的组合。42.权利要求37所述的高电子迁移率层半导体结构，其中，所述栅导体选自单独的Pt、Ir、W、Pd、Al、Au、Cu、Ti、Co、或它们的组合。43.权利要求37所述的高电子迁移率层半导体结构，其中，所述栅导体是T栅几何形状、矩形几何形状、或多指几何形状之一。44.权利要求37所述的高电子迁移率层半导体结构，其中，栅长度的范围为30-100nm。45.权利要求37所述的高电子迁移率层半导体结构，其中，所述栅导体与所述漏区或源区之间的距离的范围约为20-100nm。46.权利要求37所述的高电子迁移率层半导体结构，还包括环绕栅电极的钝化层，所述钝化层的介电常数范围为1-4。47.一种高电子迁移率层半导体结构，它包括SGOI衬底，它包括厚度范围为10-50nm且n型掺杂浓度范围为每立方厘米1×1017-5×1019的绝缘体上硅锗层；生长在所述硅锗层顶部上、厚度范围为10-50nm、且用作底部间隔层的Si1-xGex再生长缓...

【专利技术属性】
技术研发人员：赵泽安，C欧阳齐庆，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]