本发明专利技术涉及可以特别地用在动态随机存取存储器的存储单元中的晶体管。因此，本发明专利技术也涉及存储单元以及制造这种晶体管的方法。本发明专利技术的晶体管是双翅场效应晶体管。特别地，该晶体管包括第一和第二源／漏区，连接第一和第二源／漏区的沟道，用来控制电流在第一和第二源／漏区之间流动的栅电极，该栅电极借助栅电介质与沟道绝缘，其中该栅电极被设置在在衬底表面中延伸的栅极槽中，以便在沿垂直于连接第一和第二源／漏区的线的截面图中该沟道包括在第一和第二源／漏区之间延伸的两个翅状沟道部分，该栅电极为翅状沟道部分的每一个在其一侧定界。
【技术实现步骤摘要】
本专利技术涉及晶体管、DRAM(动态随机存取)存储器的存储单元以及制作这种晶体管的方法。
技术介绍
动态随机存取存储器(DRAM)的存储单元包括用于存储代表所存储的信息的电荷的存储电容器、以及用于寻址该存储电容器的存取晶体管。该存取晶体管包括第一和第二源/漏区、连接第一和第二源/漏区的导电沟道以及控制电流在第一和第二源/漏区之间流动的栅电极。该晶体管通常被形成在半导体衬底中，具体地说，是硅衬底。通过寻址存取晶体管读出或写入存储在存储电容器中的信息。存在该存取晶体管的沟道长度的下边界，在其下在非寻址状态的存取晶体管的隔离特性不充分。有效沟道长度Leff的下边界限制了具有存取晶体管的平面晶体管单元的可量测性，其相对于半导体衬底的衬底表面水平地形成。垂直晶体管单元在维持形成存储单元所必需的表面面积的同时提供增强沟道长度的可能性。在这种垂直晶体管单元中存取晶体管的源/漏区以及沟道区沿垂直于衬底表面的方向对准。有效沟道长度Leff被增强的概念指的是凹进式沟道晶体管，其例如从美国专利No.5,945,707中得知。在这种晶体管中，第一和第二源/漏区沿与衬底表面平行的水平平面设置。栅电极设置在凹槽中，其被设置在半导体衬底中的晶体管的两个源/漏区之间。因此，有效沟道长度等于该两个源/漏区之间的距离和该凹槽的深度的两倍的总和。有效沟道宽度Weff对应于最小结构尺寸F。另外的凹进式沟道晶体管例如从美国专利申请Nos.2005/0087832和2005/0077568得知。另一个已知的晶体管概念指的是FinFET。FinFET的有源区通常具有翅形或脊形形状，其被形成在该两个源/漏区之间的半导体衬底中。栅电极在其两侧或三侧处围绕该翅。Sung Min Kim等人的“A NovelMulti-Channel Field Effect Transistor(MCFET)on Bulk Si forHigh Performance sub-80nm Application”(IEDM Tech.Dig.，第639到642页，2004年)公开了双FINFET，其中这些沟道的每一个的顶侧被设置在与半导体表面相同的高度。另外，栅电极在其两侧处围绕这些沟道的每一个。在Sung Min Kim等人的“Fully Working HighPerformance Multi-Channel Field Effect Transistor(McFET)SRAM Cell on Bulk Si substrate Using TiN Single Metal Gate”(VLSI Tech.Dig.，第196到197页，2004年)中描述了相似的晶体管。
技术实现思路
在本专利技术的一个实施例中，晶体管至少部分地形成在被限定在半导体衬底中的有源区中，该有源区借助填充了绝缘材料的隔离沟槽在其两侧被定界。具体地说，该晶体管包括第一和第二源/漏区、连接第一和第二源/漏区的沟道、用来控制电流在第一和第二源/漏区之间流动的栅电极，该栅电极通过栅电介质与沟道绝缘，其中沟道包括在第一和第二源/漏区之间延伸的两个翅状沟道部分，栅电极为翅状沟道部分的每一个在其一侧定界，翅状沟道部分的每一个借助隔离沟槽中的一个在其另一侧被定界，其中翅状沟道部分的每一个的宽度在其底部部分是5到20nm，并且翅状沟道部分的每一个的高度是30到50nm。本专利技术进一步提供晶体管，其至少部分地形成在具有表面的半导体衬底中，该晶体管包括第一和第二源/漏区、连接第一和第二源/漏区的沟道、用来控制电流在第一和第二源/漏区之间流动的栅电极，该栅电极通过栅电介质与沟道绝缘，其中栅电极被设置在栅极槽中，其沿衬底表面延伸，因此该沟道包括在垂直于连接第一和第二源/漏区的线的截面图中在第一和第二源/漏区之间延伸的两个翅状沟道部分，栅电极为翅状沟道部分的每一个在其一侧定界。根据本专利技术的另一个实施例，存储单元至少部分地形成在半导体衬底中，该存储单元包括存取晶体管和存储电容器，存取晶体管至少部分地形成在被限定在半导体衬底中的有源区中，该有源区在其两侧借助填充了绝缘材料的隔离沟槽被定界，存取晶体管包括第一和第二源/漏区、连接第一和第二源/漏区的沟道、用来控制电流在第一和第二源/漏区之间流动的栅电极，栅电极通过栅电介质与沟道绝缘，其中沟道包括在第一和第二源/漏区之间延伸的两个翅状沟道部分，栅电极为翅状沟道部分的每一个在其一侧定界，翅状沟道部分的每一个借助隔离沟槽中的一个在其另一侧被定界，其中翅状沟道部分的每一个的宽度在其底部部分是5到20nm，并且翅状沟道部分的每一个的高度是30到50nm，存储电容器包括存储电极、反向电极、以及使存储电极和反向电极绝缘的电容器电介质，存储电极与存取晶体管的第一和第二源/漏区相连接。根据本专利技术的另一个实施例，制作晶体管的方法包括以下步骤提供具有表面的衬底，在衬底表面中提供隔离沟槽，利用绝缘材料填充隔离沟槽，由此限定有源区，有源区在其两侧借助隔离沟槽被定界，提供第一和第二源/漏区，提供连接第一和第二源/漏区的沟道，提供用来控制电流在第一和第二源/漏区之间流动的栅电极，提供用来使栅电极和沟道绝缘的栅电介质，其中以这种方式实施提供栅电极的步骤，即沟道包括在第一和第二源/漏区之间延伸的两个翅状沟道部分，栅电极为翅状沟道部分的每一个在其一侧定界，翅状沟道部分的每一个借助隔离沟槽中的一个在其另一侧被定界，并且其中以这种方式实施提供栅电极的步骤，即翅状沟道部分的每一个的宽度在其底部部分是5到20nm，并且翅状沟道部分的每一个的高度是30到50nm。当考虑下面其具体实施例的详细描述时，本专利技术的上面和另外的目标、特征和优点将变得明显，其中在图中类似的数字限定类似的部件。附图说明图1示出包括根据本专利技术的存储单元的存储装置的平面图；图2A示出根据本专利技术的晶体管的截面图，其中该截面图沿沟道方向；图2B示出根据本专利技术的晶体管的截面图，该截面图沿垂直于沟道方向的方向；图2C更详细地示出该晶体管的部件；图3示出已完成的存储单元阵列上的平面图；图4示出在限定晶体管的步骤之前的存储电容器的截面图；图5示出在沉积硬掩模层堆叠之后的存储单元的截面图；图6示出在限定硬掩模开口之后的存储单元的截面图； 图7示出在限定栅极槽之后的存储单元的截面图；图8示出在沉积构成栅电极的层之后的存储单元的截面图；图9示出在限定字线之后的存储单元的截面图；图10示出在其完成之后的存储单元的截面图；图11A示出根据本专利技术的第一实施例的晶体管的截面图；图11B示出根据本专利技术的第二实施例的晶体管的截面图；图11C示出根据本专利技术的第三实施例的晶体管的截面图；以及图12示出根据本专利技术的第四实施例的晶体管的截面图。具体实施例方式附图被包括用以提供对本专利技术的进一步的理解并且被并入以及构成该说明书的一部分。附图示出了本专利技术的实施例并且与描述一起用来解释本专利技术的原理。本专利技术的其它实施例和本专利技术的预期优点中的许多将被容易地理解，因为参考以下详细描述，它们将被更好地理解。附图的元件不必相对于彼此按比例绘制。类似的参考数字表示相应的相似部分。图1示出包括根据本专利技术的晶体管以及特别是根据本专利技术的存储单元的示例性存储装置的平面图。在图1的中心部分中，示出了包括存储单元本文档来自技高网...
【技术保护点】
一种晶体管，其至少部分地形成在被限定在半导体衬底中的有源区中，该有源区在其两侧借助被填充了绝缘材料的隔离沟槽被定界，该晶体管包括：第一和第二源／漏区，连接第一和第二源／漏区的沟道，用来控制电流在第一和第二源／漏区之间 流动的栅电极，该栅电极借助栅电介质与沟道绝缘，其中该沟道包括在第一和第二源／漏区之间延伸的两个翅状沟道部分，该栅电极为翅状沟道部分的每一个在其一侧定界，翅状沟道部分的每一个借助隔离沟槽中的一个在其另一侧被定界，其中翅状沟道部 分的每一个的宽度在其底部部分是５到２０ｎｍ，并且翅状沟道部分的每一个的高度是３０到５０ｎｍ。
【技术特征摘要】
US 2006-1-31 11/3438121.一种晶体管，其至少部分地形成在被限定在半导体衬底中的有源区中，该有源区在其两侧借助被填充了绝缘材料的隔离沟槽被定界，该晶体管包括第一和第二源/漏区，连接第一和第二源/漏区的沟道，用来控制电流在第一和第二源/漏区之间流动的栅电极，该栅电极借助栅电介质与沟道绝缘，其中该沟道包括在第一和第二源/漏区之间延伸的两个翅状沟道部分，该栅电极为翅状沟道部分的每一个在其一侧定界，翅状沟道部分的每一个借助隔离沟槽中的一个在其另一侧被定界，其中翅状沟道部分的每一个的宽度在其底部部分是5到20nm，并且翅状沟道部分的每一个的高度是30到50nm。2.如权利要求1所述的晶体管，其中翅状沟道部分的顶部部分与衬底的表面之间的距离大于50nm。3.如权利要求1所述的晶体管，其中与隔离沟槽中的一个相邻的翅状沟道部分的侧壁以相对于衬底表面的法线的角度β延伸，β小于90°。4.如权利要求1所述的晶体管，其中与栅电极相邻的翅状沟道部分的侧壁以相对于衬底表面的法线的角度α延伸，α小于90°。5.一种晶体管，其至少部分地形成在具有表面的半导体衬底中，该晶体管包括第一和第二源/漏区，连接第一和第二源/漏区的沟道，用来控制电流在第一和第二源/漏区之间流动的栅电极，该栅电极借助栅电介质与沟道绝缘，其中该栅电极被设置在在衬底表面中延伸的栅极槽中，以便在沿垂直于连接第一和第二源/漏区的线的截面图中该沟道包括在第一和第二源/漏区之间延伸的两个翅状沟道部分，该栅电极为翅状沟道部分的每一个在其一侧定界。6.一种存储单元，其至少部分地形成在半导体衬底中，该存储单元包括存取晶体管和存储电容器，该存取晶体管晶体管至少部分地形成在被限定在半导体衬底中的有源区中，该有源区在其两侧借助被填充了绝缘材料的隔离沟槽被定界，该存取晶体管包括第一和第二源/漏区，连接第一和第二源/漏区的沟道，用来控制电流在第一和第二源/漏区之间流动的栅电极，该栅电极借助栅电介质与沟道绝缘，其中该沟道包括在第一和第二源/漏区之间延伸...
【专利技术属性】
技术研发人员：PF王，R韦斯，J纽特泽尔，A肖尔茨，A西克克，S泽纳，
申请(专利权)人：奇梦达股份公司，
类型：发明
国别省市：DE[德国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。