【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及通常的电介质膜的形成方法，特别涉及SiOCH膜的形 成方法。
技术介绍
在最近的己被微细化的半导体装置中，为了将在基板上形成的非 常大数目的半导体元件电连接，使用所谓的多层配线结构。在多层配 线结构中，将埋设有配线图案的层间绝缘膜叠层多个， 一层的配线图 案通过在上述层间绝缘膜中形成的接触孔，与相邻接的层的配线图案、 或与基板中的扩散区域相互连接。在该已被微细化的半导体装置中，在层间绝缘膜中，复杂的配线 图案接近而形成，由层间绝缘膜中的寄生电容引起的电信号的配线延 迟(RC延迟)成为严重的问题。也就是说，作为高速化、低消耗电力 化的配线技术，使配线电阻R与配线电容C的积减小变得重要。因此，特别是在最近的所谓的亚微米(submicron)、或被称为深亚 微米(sub-quartermicron)的超微细化半导体装置中，作为构成多层配 线结构的层间绝缘膜，使用介电常数为3 3.5左右的添加有F的硅氧 化膜(SiOF膜)，代替介电常数为4左右的以往的硅氧化膜(Si02膜)。但是，在SiOF膜中，介电常数的降低也有极限，在这样的Si02 基底的绝缘膜中，难以达到在设计规则0.1pm以下的一代的半导体装 置中要求的小于3.0的介电常数。另一方面，介电常数更低的、所谓的低介电常数(low-K)绝缘膜 有各种各样的材料，但在多层配线结构中使用的层间绝缘膜，需要使 用不仅介电常数低、而且具有高的机械强度和对热处理的稳定性的材 料。SiOCH膜具有充分的机械强度、并且能够实现2.5以下的介电常 数，而且能够利用适合于半导体装置的制造工艺的CVD法形成，有望作...
【技术保护点】
一种多孔质膜的成膜方法，其特征在于，包括：利用有机硅化合物原料在基板上形成含有有机官能基和羟基的电介质膜的工序；在所述电介质膜表面进行将所述有机官能基除去的致密化处理，在所述电介质膜表面形成表面致密化层的工序；和将形成有所述表面致密化层的电介质膜暴露于被等离子体激发的氢自由基，将所述有机官能基和羟基除去，由此在所述电介质膜本体中形成空孔的工序。
【技术特征摘要】
【国外来华专利技术】JP 2006-1-13 005928/20061.一种多孔质膜的成膜方法，其特征在于，包括利用有机硅化合物原料在基板上形成含有有机官能基和羟基的电介质膜的工序；在所述电介质膜表面进行将所述有机官能基除去的致密化处理，在所述电介质膜表面形成表面致密化层的工序；和将形成有所述表面致密化层的电介质膜暴露于被等离子体激发的氢自由基，将所述有机官能基和羟基除去，由此在所述电介质膜本体中形成空孔的工序。2. 根据权利要求1所述的成膜方法，其特征在于 所述形成电介质膜的工序通过等离子体CVD法在从室温直到200'C的范围的第一温度下进行，所述形成表面致密化层的工序在从室温直到20(TC的范围的第二 温度下通过等离子体处理而进行，所述形成空孔的工序在比所述第一和第二温度高的第三温度下进行。3. 根据权利要求2所述的成膜方法，其特征在于所述第一和第二温度约为45°C，所述第三温度约为400°C。4. 根据权利要求2所述的成膜方法，其特征在于 所述形成电介质膜的工序与所述进行致密化处理的工序在同一基板处理装置中连续进行，所述形成空孔的工序在其它的基板处理装置 中进行。5. 根据权利要求4所述的成膜方法，其特征在于将所述有机硅化合物原料的原料气体与氧化气体和不活泼气体一起供给至所述基板表面，由此进行所述电介质膜形成工序；与所述电 介质膜形成工序紧接着，维持等离子体并继续供给所述氧化气体和不 活泼气体，仅切断所述原料气体的供给，由此进行所述形成表面致密化层的工序。6. 根据权利要求5所述的成膜方法，其特征在于 通过继续供给所述不活泼气体、并切断所述等离子体和所述氧化气体的供给，使所述形成表面致密化层的工序结束。7. 根据权利要求5所述的成膜方法，其特征在于 所述形成表面致密化层的工序通过使所述氧化气体和不活泼气体的流量比所述电介质膜形成工序中的流量增大而进行。8. 根据权利要求5所述的成膜方法，其特征在于 所述形成表面致密化层的工序在比所述电介质膜形成工序低的处理压力下进行。9. 根据权利要求1所述的成膜方法，其特征在于所述电介质膜是SiOCH膜，所述致密化处理工序由利用被等离子体激发的氧自由基对在所述基板上形成的电介质膜表面进行处理的工 序构成，将所述表面致密化层形成为以比所述电介质膜本体高的浓度 含有氧、以比所述电介质膜本体低的浓度含有碳。10. 根据权利要求1所述的成膜方法，其特征在于所述致密化处理工序将所...
【专利技术属性】
技术研发人员：大岛康弘，井出真司，柏木勇作，宫谷光太郎，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：JP[]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。