一种寄存器访问装置及方法制造方法及图纸

本发明专利技术提出了一种寄存器访问装置，包括至少两个地址译码与读写控制单元，各个地址译码与读写控制单元串联连接以传递访问信号，各个地址译码与读写控制单元能够根据接收到的访问信号对待访问寄存器是否位于与其对应的寄存器组中进行判断，且还分别能够访问与各自对应的寄存器组中的寄存器。本发明专利技术还提出了一种寄存器访问方法。本发明专利技术提出的寄存器访问装置及方法能够降低地址译码难度。

【技术实现步骤摘要】

本专利技术涉及存储访问技术，特别涉及寄存器访问装置及方法。
技术介绍
当前的芯片内部通常包括有多个统一编址的控制寄存器和/或状态寄存器，它们分别占用芯片内部不同的地址，芯片外部的处理器要访问片内寄存器，需通过发送相应的访问信号给芯片的寄存器访问系统来实现。以当前常见的芯片为例如果芯片内部地址线的宽度等于P，则相应的，该芯片内部寄存器可用地址数共2P个，也就是说片内寄存器的总数X应小于等于2P。换句话说，如果芯片内部寄存器总数是X个，2P-1+1≤X≤2P，则相应的，芯片内部地址线的宽度应大于等于P，以保证片内寄存器可用的地址数大于等于2P个，常见的，为避免浪费资源，芯片内部地址线的宽度应等于P。本文中所有数字都默认为自然数。图1是现有技术的寄存器访问系统的结构图，现有技术的寄存器访问系统100包括用于信号适配的接口模块110、片内所有X个寄存器140，以及连接在接口模块110和X个寄存器140之间的寄存器访问装置120。其中，寄存器140的总数X和片内地址线宽度P之间的关系为2P-1+1≤X≤2P。外部处理器与寄存器访问系统100间连接有片选线、地址线、数据线、读写线和响应线，外部处理器向寄存器访问系统100发送的访问信号包括通过片选线发送的表示选中该芯片的片选信号；通过地址线发送的待访问寄存器的地址信号；通过读写线发送的确认当前待进行读或写访问操作的读写信号；通过数据线发送的待写入寄存器的写数据信号，相应的，寄存器访问系统100向外部处理器返回的应答信号包括通过数据线发送的从寄存器中读取的读数据信号；通过响应线发送的表示读或写访问操作结束的响应信号。作为外部处理器和寄存器访问装置120间的信号适配单元，接口模块110用于从与外部处理器连接侧的片选线、地址线、数据线和读写线上接收外部处理器的访问信号，将它们转换为符合芯片内部要求的信号后，经与寄存器访问装置120连接侧的片选线、地址线、写数据线、读写线传递到寄存器访问装置120；接口模块110还用于从与寄存器访问装置120连接侧的读数据线和响应线上接收来自寄存器访问装置120的应答信号，将它们转换为符合外部处理器要求的信号后，经与外部处理器连接侧的数据线和响应线传递到外部处理器。寄存器访问装置120通过片选线、地址线、写数据线、读写线、读数据线和响应线与接口模块110相连，用于从接口模块110处接收来自外部处理器的访问信号，根据这些访问信号对具体寄存器执行相应访问操作，并通过接口模块110返回应答信号给外部处理器。图2是现有技术的寄存器访问装置的结构图，如图2所示，寄存器访问装置120包括与片内X个寄存器140相连的地址译码与读写控制单元240，其用于对片内X个寄存器140进行读写访问操作，地址译码与读写控制单元240中包含用于对P位地址信号进行译码的P位译码电路。具体的，在进行写访问操作时，地址译码与读写控制单元240用于接收包括片选信号、地址信号、写数据信号和写信号的写访问信号，在P位译码电路对P位地址信号进行全部译码获知待写入数据的寄存器140后，将写数据信号写入该寄存器140，并输出包括响应信号的写应答信号，在写访问操作过程中，读数据线上保持表示读操作无效的默认值；在进行读访问操作时，地址译码与读写控制单元240用于接收包括片选信号、地址信号、读信号的读访问信号，在P位译码电路对P位地址信号进行全部译码获知待读出数据的寄存器140后，从该寄存器140中读取数据，并输出包括读数据信号和响应信号的读应答信号，在读访问操作过程中，写数据线上保持表示写操作无效的默认值。如图2所示，在现有技术的寄存器访问装置120中，地址译码与读写控制单元240接收来自接口模块的访问信号并向接口模块输出应答信号，亦即，寄存器访问装置120包括位于地址译码与读写控制单元240上的输入接口和输出接口。采用现有技术的寄存器访问装置120进行数据写访问操作的方法具体包括地址译码与读写控制单元240收到片选信号、P位地址信号、写信号和写数据信号后，对P位地址信号进行全部译码，判断该地址上是否有寄存器，如果是，则向该寄存器写入写数据，并输出响应信号，结束操作，否则直接输出响应信号，结束操作。采用现有技术的寄存器访问装置120进行数据读访问操作的方法具体包括地址译码与读写控制单元240收到片选信号、P位地址信号和读信号后，对P位地址信号进行全部译码，判断该地址上是否有寄存器，如果是，则从该寄存器中读取数据，并输出读数据信号和响应信号，结束操作，否则直接输出响应信号，结束操作。以包括184个寄存器和8位地址线的芯片Y为例，由于地址线宽度为8，故而寄存器可使用的片内地址信号范围是00000000～11111111。在现有技术中，该芯片的寄存器访问装置的地址译码与读写控制单元采用8位译码电路，当地址译码与读写控制单元接收到8位地址信号后，由8位译码电路全部译码即可获知待访问的寄存器。由于当前片内地址共256个，片内寄存器共184个，故而必定存在某些地址上无寄存器的情况，如果外部处理器输入对这些地址上的寄存器进行访问的访问信号，则寄存器访问装置可直接输出应答信号通知外部处理器结束本次操作。对于采用现有技术的寄存器访问装置来说，其译码电路的位数与地址信号的位数相同，通常采用对地址信号进行全部译码的方式获知待访问寄存器，在芯片内部寄存器数目较少的情况下，该装置结构简单，译码效率较高。但是由于当前实际应用中芯片内部的寄存器数目增长很快，相应的引起了地址线宽度的快速增长，这使得译码电路位数变大，译码难度加大、译码时间增长，最后导致芯片工作频率无法提高，整体性能较差。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种寄存器访问装置，其能够降低地址译码难度。本专利技术的目的还在于提供一种寄存器访问方法，其能够降低地址译码难度。根据上述目的的一个方面，本专利技术提供了一种寄存器访问装置，该装置包括至少两个地址译码与读写控制单元，各个地址译码与读写控制单元串联连接以传递访问信号，各个地址译码与读写控制单元能够根据接收到的访问信号对待访问寄存器是否位于与其对应的寄存器组中进行判断，且还分别能够访问与各自对应的寄存器组中的寄存器。其中，所述装置进一步用于输出访问寄存器的地址译码与读写控制单元所输出的应答信号。其中，所述各个地址译码与读写控制单元分别具有各自的应答信号输出接口，相应地，所述装置进一步包括分别与各个地址译码与读写控制单元的应答信号输出接口相连的多路选择器，用于选择输出访问寄存器的地址译码与读写控制单元所输出的应答信号。其中，所述各个地址译码与读写控制单元通过片选线、地址线、读写线和写数据线串联连接。其中，所述各个地址译码与读写控制单元中的末级地址译码与读写控制单元具有应答信号输出接口，用于输出访问寄存器的地址译码与读写控制单元所输出的应答信号。其中，所述各个地址译码与读写控制单元通过片选线、地址线、读写线、写数据线和读数据线串联连接。其中，所述各个地址译码与读写控制单元进一步通过透传线串联连接。根据上述目的的另一个方面，本专利技术提供了一种寄存器访问方法，该方法包括以下步骤 步骤A、首级地址译码与读写控制单元接收访问信号；步骤B、当前接收到访问信号的地址译码与读写控制单元根据访问信号判断待访问的寄存本文档来自技高网...

【技术保护点】
一种寄存器访问装置，其特征在于，该装置包括至少两个地址译码与读写控制单元，各个地址译码与读写控制单元串联连接以传递访问信号，各个地址译码与读写控制单元能够根据接收到的访问信号对待访问寄存器是否位于与其对应的寄存器组中进行判断，且还分别能够访问与各自对应的寄存器组中的寄存器。

【技术特征摘要】
1.一种寄存器访问装置，其特征在于，该装置包括至少两个地址译码与读写控制单元，各个地址译码与读写控制单元串联连接以传递访问信号，各个地址译码与读写控制单元能够根据接收到的访问信号对待访问寄存器是否位于与其对应的寄存器组中进行判断，且还分别能够访问与各自对应的寄存器组中的寄存器。2.根据权利要求1所述的装置，其特征在于，所述装置进一步用于输出访问寄存器的地址译码与读写控制单元所输出的应答信号。3.根据权利要求2所述的装置，其特征在于，所述各个地址译码与读写控制单元分别具有各自的应答信号输出接口，相应地，所述装置进一步包括分别与各个地址译码与读写控制单元的应答信号输出接口相连的多路选择器，用于选择输出访问寄存器的地址译码与读写控制单元所输出的应答信号。4.根据权利要求1、2或3中任一项所述的装置，其特征在于，所述各个地址译码与读写控制单元通过片选线、地址线、读写线和写数据线串联连接。5.根据权利要求2所述的装置，其特征在于，所述各个地址译码与读写控制单元中的末级地址译码与读写控制单元具有应答信号输出接口，用于输出访问寄存器的地址译码与读写控制单元所输出的应答信号。6.根据权利要求1、2或5中任一项所述的装置，其特征在于，所述各个地址译码与读写控制单元通过片选线、地址线、读写线、写数据线和读数据线串联连接。7.根据权利要求6所述的装置，其特征在于，所述各个地址译码与读写控制单元进一步通过透传线串联连接。8.一种寄存器访问方法，其特征在于，该方法包括以下步骤步骤A、首级地址译码与读写控制单元接收访问信号；步骤B、当前接收到访问信号的地址译码与读写控制单元根据访问信号判断待访问的寄存器是否位于与自身相连的对应的寄存器组中，如果是，则执行步骤C，否则，将访问信号发送到下一级地址译码与读写控制单元，返回本步骤，直至末级地址译码与读写控制单元判断待访问的寄存器不位于与自身相连的对应的寄存器组中，结束本流程；步骤C、当前接收到访问信号的地址译码与读写控制单元访问与自身连接的寄存器组中的相应寄存器。9.根据权利要求8所述的方法，其特征在于，所述步骤C后进一步包括步骤D、当前接收到访问信号的地址译码与读写控制单元输出应答信号。10.根据权利要求9所述的方法，其特征在于，所...

【专利技术属性】
技术研发人员：谭锐，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：94[中国|深圳]