存储单元测试方法及测试系统技术方案

技术编号:3082988 阅读:271 留言:0更新日期:2012-04-11 18:40
本发明专利技术提供了一种存储单元测试方法及其系统,所述测试方法包括选择存储单元测试类型;根据所选择的测试类型产生相应的测试激励信号并发送至待测模块;根据所述测试激励信号,对待测模块的存储单元索引表进行读写操作;生成相应的测试结果。本发明专利技术提供的存储单元测试方法及其系统测试功能较全面且能有效减少工作量以及降低成本。

【技术实现步骤摘要】

本专利技术涉及一种测试方法及其系统,尤其是一种存储单元测试方法及其系统。
技术介绍
存储单元作为专用集成电路(Application Specific Integrated Circuit,ASIC)/现场可编程门阵列(Field Programmable Gate Array,FPGA)设计的数据存储介质,用来存放或者暂时存放参与运算的数据和运算结果,在电子通讯产品中获得了广泛的应用。随着ASIC设计技术的发展,已有越来越多的存储单元内嵌或外挂到ASIC、FPGA芯片中使用。但是在ASIC与FPGA逻辑代码设计中,存储单元经常出现一些故障,例如存储单元读写功能不正确或者一个存储单元的数据受到其它单元的数据或读写操作的影响而发生变化,即粘连现象。粘连现象分为地址粘连和Bit(比特)粘连。假设有N个存储单元,每个存储单元的数据有效位为n个,如果对N个存储单元中的任何一个进行操作,会影响到其它任何一个存储单元的内容,这种现象叫地址粘连;如果对于同一个存储单元,对n个数据有效位的任何一个比特有效位进行操作会影响到其它任何一个有效位,这种现象叫Bit粘连。存储单元的读写功能、是否存在粘连现象影响到整个逻辑设计的功能的正确性,因此对存储单元的读写功能和粘连测试是项目验证的重点。传统的测试方法是对一个存储单元写操作以后,读取该存储单元的数据判断是否与写入的数据一致,从而测试该存储单元读写功能是否正确,然后再读取所有其它存储单元的数据判断是否存在粘连现象。该测试方法每次操作一个存储单元,需要读取其它所有存储单元的数据进行判断,如此一来,假如有N个存储单元,对所有存储单元测试一遍则需要N×(N+1)次存储单元读取操作,然而目前ASIC设计中一般有几十万个存储单元,按照这种传统的测试方法,测试效率较低。另外,传统的测试方法对所有存储单元没有统一进行清“0”,如果对某个存储单元写入数据,与其它存储单元的缺省值相同,则无法区分是否存在地址粘连现象。
技术实现思路
本专利技术要解决的问题在于提供一种测试效率较高的存储单元测试方法及其系统。为解决上述技术问题,本专利技术的目的是通过以下技术方案实现的本专利技术提供了一种存储单元测试方法,所述方法包括选择存储单元测试类型;根据所选择的测试类型产生相应的测试激励信号并发送至待测模块;根据所述测试激励信号,对待测模块的存储单元索引表进行读写操作;对进行所述读写操作后的存储单元索引表的数据进行分析,生成相应的测试结果。本专利技术还提供了一种存储单元测试系统,用于测试待测模块的性能,所述待测模块包括至少一个存储单元以及与存储单元地址相对应的存储单元索引表,所述存储单元测试系统包括仿真机制选择单元、测试激励产生单元以及测试结果分析单元,所述仿真机制选择单元用于选择测试类型;所述测试激励产生单元根据选择的测试类型产生相应的测试激励信号发送给待测模块和测试结果分析模块;所述测试结果分析模块从所述待测模块的存储单元索引表读取数据生成测试结果。本专利技术提供的存储单元测试方法及其系统,对于存储单元的地址粘连、Bit粘连以及读写功能等问题都采用统一的测试方法以及测试系统进行测试,测试系统结构简单,便于在各个项目开发中进行移植和共享,因此不仅能对存储单元进行全面的测试,而且减低了ASIC设计开发成本;即使存储单元进行频繁增减,也只需维护一张存储单元索引表即可,因此较大地提高了测试效率。附图说明图1为本专利技术存储单元测试系统的结构示意图;图2为本专利技术存储单元测试方法的流程图;图3为本专利技术存储单元测试方法用于地址粘连测试的流程图;图4为本专利技术存储单元测试方法用于Bit粘连测试的流程图;图5为本专利技术存储单元测试方法用于读写功能测试的流程图。具体实施例方式本专利技术提供了一种存储单元测试方法及其系统。为使本专利技术更加清楚明了,以下结合附图对本专利技术进行详细描述。请参照图1,为本专利技术存储单元测试系统的结构示意图。所述存储单元测试系统包括仿真平台10和待测试模块20,所述仿真平台10包括显示单元11、仿真机制选择单元12、测试激励产生单元13以及测试结果分析单元14。所述显示单元11用于将从仿真平台10外部输入的信息输出给仿真机制选择单元12,并显示测试结果分析单元14输入的信息。所述显示单元11一般为人机界面,从仿真平台10外部输入的信息通常是测试人员根据不同的存储文件输入的信息,或是用于控制仿真机制选择单元12的信息。所述仿真机制选择单元12用于接收结果显示单元11输入的信息,根据接收的信息选择仿真机制,并将选择的仿真机制分别输出给测试激励产生单元13和测试结果分析单元14。所述仿真机制是用来表征对存储单元进行测试的类型,比如是存储单元的读写功能测试、地址粘连测试还是Bit粘连测试。存储单元的读写功能测试是测试当存储单元的读写使能信号有效时对应地址的数据是否能够正常写入和读出,存储单元的读写使能信号无效时存储单元的数据线是否保持不变或高阻;地址粘连测试是测试存储单元之间是否出现相互影响制约;Bit粘连测试是测试同一存储单元数据位之间是否相互影响。所述测试激励产生单元13用于接收仿真机制选择单元12输入的仿真机制,根据接收的仿真机制产生各种测试激励信号,并将产生的测试激励信号分别输出给待测试模块20和测试结果分析单元14。所述测试激励信号至少包括写数据信号、写使能信号、写地址信号、读使能信号、读地址信号和时钟信号,这些信号由仿真机制选择单元12所选择的仿真机制决定。测试激励产生单元13根据所述测试激励信号中的写使能信号、写地址信号和时钟信号,将写数据信号写入对应的存储单元;再将读使能信号、读地址信号和时钟信号输出给测试结果分析单元14,由测试结果分析单元14从待测试模块20读出结果。所述测试结果分析单元14对从待测模块20读出的结果进行分析,并将分析后的测试结果输入显示单元11显示给用户。所述待测试模块20包括一个存储单元索引表21和若干存储单元22,所述索引表21与存储单元地址相对应,可以从高到底也可以从低到高进行排列,其内容包括存储单元的地址值、有效位和缺省值。每次对存储单元进行读写操作检查时,只需要从存储单元索引表读取即可,下面用一个结构体说明索引表中存储单元包含的内容struct memory{addr--存储单元的地址data--存储单元对应的数据reset value--存储单元数据的复位值或者缺省值rfu mask--存储单元数据的保留位,“1”表示其对应的数据bit位是保留位valid bit--存储单元数据的有效位}请参阅图2,为本专利技术存储单元测试方法的流程图,本专利技术存储单元测试方法包括以下步骤步骤101选择对存储单元进行测试的类型。步骤102根据所选择的测试类型产生与测试类型对应的测试激励信号,并将所述测试激励信号发送至待测模块。步骤103根据所述测试激励信号,对待测模块的存储单元索引表进行对应的读写操作。步骤104对进行所述读写操作后的存储单元索引表的数据进行分析,生成相应的测试结果。请参阅图3,为本专利技术用于存储单元地址粘连测试流程图,具体测试过程包括以下步骤步骤201选择仿真机制为地址粘连测试机制,产生与地址粘连测试对应的测试激励信号,并将测试激励信号发送至待测试模块。所述测试激励信号包括写数据信号、写使能本文档来自技高网
...

【技术保护点】
一种存储单元测试方法,其特征在于,所述方法包括:选择存储单元测试类型;根据所选择的测试类型产生相应的测试激励信号并发送至待测模块;根据所述测试激励信号,对待测模块的存储单元索引表进行读写操作;对进行所述读写操作后的存储单元索引表的数据进行分析,生成相应的测试结果。

【技术特征摘要】
1.一种存储单元测试方法,其特征在于,所述方法包括选择存储单元测试类型;根据所选择的测试类型产生相应的测试激励信号并发送至待测模块;根据所述测试激励信号,对待测模块的存储单元索引表进行读写操作;对进行所述读写操作后的存储单元索引表的数据进行分析,生成相应的测试结果。2.根据权利要求1所述的存储单元测试方法,其特征在于,所述选择的存储单元测试的类型为地址粘连测试,所述根据所述测试激励信号对待测模块的存储单元索引表进行读写操作具体包括依次向所述存储单元索引表中每个地址所对应的存储单元内写入数据,将被写入数据的存储单元的地址值加1或减1,判断地址值加1或减1后的地址所对应的存储单元的数据是否发生变化,如果是,所述被写入数据的存储单元存在地址粘连问题。3.根据权利要求2所述的存储单元测试方法,其特征在于,所述依次向所述存储单元索引表中每个地址所对应的存储单元内写入数据后,还包括步骤判断所述被写入数据的存储单元的读出数据与写入数据是否相同,如果否,所述存储单元写功能不正确。4.根据权利要求1所述的存储单元测试方法,其特征在于,所述选择存储单元测试的类型为比特粘连测试,所述根据所述测试激励信号对待测模块的存储单元索引表进行读写操作具体包括向所述存储单元索引表中每个地址所对应的存储单元中的每个有效位依次写入数据,判断从被写入数据的存储单元所读出的数据和写入的数据是否一致,如果否,所述被写入数据的存储单元存在比特粘连问题。5.根据权利要求1所述的存储单元测试方法,其特征在于,所述选择存储单元测试的类型为读写功能测试,所述根据所述测试激励信号对待测模块的存储单元索引表进行读写操作具体包括依次向所述存储单元索引表...

【专利技术属性】
技术研发人员:徐善锋
申请(专利权)人:华为技术有限公司
类型:发明
国别省市:94[中国|深圳]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1