一种降低DDR接口端接传输线电流的方法技术

本发明专利技术涉及一种降低ＤＤＲ接口端接传输线电流的方法，包括：将ＤＤＲ接口的数据线分为多个第一数据线组，并且连接编码电路；编码电路按照第一数据线组数据线的根数进行编码，生成第一编码数据，按照与其连接的第二数据线组数据线的根数进行编码，生成第二编码数据，从该数据中选择出与第一编码数据对应的第三编码数据，第一数据线组传输的数据，根据第一与第三编码数据的对应关系从第二数据线组按照第三编码数据进行传输；译码电路将第二数据线组传输的数据，根据第三与第一编码数据的对应关系从的第三数据线组按照第一编码数据进行数据传输。本发明专利技术利用冗余编码使第二传输线组的高电平和低电平相同或差一，从而降低ＤＤＲ接口端接传输线电流。

【技术实现步骤摘要】

本专利技术涉及一种降低端接传输线电流的方法，尤其是一种利用冗余编码降低DDR接口端接传输线电流的方法。
技术介绍
DDR(Double Data Rate，双倍数据速率)技术，即在时钟的上升沿和下降沿都传送数据，能在保持时钟速率不变的情况下将数据传送速率提高一倍，因此DDR接口广泛用于芯片之间的互连，如ASIC(专用集成电路)和SDRAM之间的接口，或ASIC和SSRAM之间的接口。DDR接口使用SSTL电平或HSTL电平。SSTL电平使用2.5V或1.8V电源电压，在传输线的两端采用端接电阻连到VTT即芯片电源电压上。VTT是电源电压的一半。HSTL电平使用1.8V或1.5V电源电压，在传输线的两端采用端接电阻连到VTT上。VTT是电源电压的一半。HSTL和SSTL电平的连接关系如图1所示。两个芯片之间用N根数据线互连，驱动芯片有N个输出管脚，分别用50欧姆的传输线连到接收芯片的N个输入管脚。在传输线的两端，用50欧姆的端接电阻连到VTT即端接电压。VTT是VCC的1/2。一般用专用电源芯片来给VTT供电。对于大多数使用DDR的SDRAM系统，VCC是2.5V而VTT是1.25V。一般来说，每根数据线与VTT之间的电流为VTT/50欧姆＝(VCC/2)/50欧姆＝(2.5V/2)/50欧姆＝25毫安。当数据线为高电平时，从数据线向VTT流入25毫安；当数据线为低电平时，从VTT向数据线流出25毫安。而当所有数据线都同时为高电平时，流入VTT的电流最大，为N*25毫安。而当所有数据线都同时为低电平时，从VTT流出的电流最大，也为N*25毫安。例如，当N＝64时，VTT的最大电流为64*25毫安＝1.6安培。对于VTT电源模块来说，需要具备吸收1.6安培和提供1.6安培的电流能力。当数据总线同时翻转时，VCC和VTT的电流发生突变，VCC电流突变值可达1.6安培；VTT电流突变值可达3.2安培。电流突变太大会引起SSN噪音，而SSN噪音导致电源退耦处理困难，以及数据总线速率受到限制。并且过大的VTT电流增加了VTT电源的制作成本。另外VTT电源电流过大，也带来了可靠性下降和电源部分热设计难度加大等问题。
技术实现思路
本专利技术的目的是针对现有技术的缺陷，提供一种降低DDR接口端接传输线电流的方法，可以降低DDR接口端接传输线电流，避免产生SSN噪音，增加了接口数据传输的可靠性。为实现上述目的，本专利技术提供了一种降低DDR接口端接传输线电流的方法，其中包括如下步骤S1、将DDR接口的数据线分为多个第一数据线组，所述多个第一数据线组的数据线数目相同并且连接到同一个编码电路；S2、编码电路按照所述第一数据线组的数据线的数目进行编码，生成第一编码数据；S3、编码电路按照与其连接的第二数据线组数据线的数目进行编码，生成第二编码数据，并从该第二编码数据中选出与所述第一编码数据一一对应的第三编码数据，该第三编码数据中0和1的个数相同或者相差一；S4、该第二数据线组仅向译码电路传输所述第三编码数据；S5、所述译码电路根据第三编码数据与第一编码数据的对应关系，向第三数据线组传输第一编码数据。所述步骤S3和S4中的第二数据线组的数据线多于所述第一数据线组，并且所述第二数据线组通过端接电阻和端接传输线与端接电源连接。所述步骤S3中，所述第二数据线组的数据线为偶数个时，所述第三编码数据中0和1的个数相同，第二数据线组的数据线为奇数个时，所述第三编码数据中每个编码数据中0和1的个数相差一。所述步骤S5中的第三数据线组与第一数据线组的数据线数目相同。所述步骤4中第一数据线组传输数据时，第一数据线组的数据线为高电平时，对应第一编码数据为1，第一数据线组的数据线为低电平时，对应第一数据编码为0。所述步骤S4中第二数据线组的数据线对应第三编码数据为1时，该传输数据的数据线为高电平，从该数据线向端接传输线流出电流，数据线对应第三编码数据为0时，该传输数据的数据线为低电平，从端接传输线向该数据线流入电流。所述步骤S5中第三数据线组的数据线对应第一编码数据为1时，该传输数据的数据线为高电平，数据线对应第一编码数据为0时，该传输数据的数据线为低电平。因此，本专利技术利用冗余编码，使得第二传输线组的数据线传输的第三编码数据高电平和低电平相同或者差一，可以降低DDR接口端接传输线电流，利于改善SSN噪音，有利于电源退耦处理简化，有利于总线速率的提高，提高可靠性和降低成本。下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。附图说明图1为现有的STL和SSTL的电平的连接关系示意图；图2为现有的DDR接口的示意图；图3为本专利技术一种降低DDR接口端接传输线电流的方法的流程图；图4为本专利技术一种降低DDR接口端接传输线电流的方法所使用的DDR的接口示意图。具体实施例方式本专利技术利用冗余编码，使得传输线上的高低电压平均，从而降低DDR接口端接传输线电流。本专利技术一种降低DDR接口端接传输线电流的方法包括如下步骤 S1、将DDR接口的数据线分为多个第一数据线组，所述多个第一数据线组的数据线数目相同并且连接到同一个编码电路；S2、编码电路按照所述第一数据线组的数据线的数目进行编码，生成第一编码数据；S3、编码电路按照与其连接的第二数据线组数据线的数目进行编码，生成第二编码数据，并从该第二编码数据中选出与所述第一编码数据一一对应的第三编码数据，该第三编码数据中0和1的个数相同或者相差一；S4、该第二数据线组仅向译码电路传输所述第三编码数据；S5、所述译码电路根据第三编码数据与第一编码数据的对应关系，向第三数据线组传输第一编码数据。如图3所示，为本专利技术一种降低DDR接口端接传输线电流的方法的另一实施例详细流程图；步骤101，将DDR接口的64数据线分为16个第一数据线组；参见图4所示，每个第一数据线组1具有4根数据线根10，并且连接一个编码电路4，编码电路后连接第二数据线组2，每个第二数据线组具有5根数据线20，数据线20的两端通过端接电阻6和端接传输线70与端接电源(VTT)7相连接，每个第二数据线组2连接有一个译码电路5，并且译码电路5后连接第三数据线组3，每个第三数据线组3与第一数据线组1相同具有4根数据线30；步骤202，编码电路按照第一数据线组的数据线的根数“4”进行编码，生成第一编码数据，参见表1所示，共有16个编码； 表1，第一编码数据和第二编码数据的对应关系步骤103，编码电路按照与其连接的第二数据线组数据线的根数“5”进行编码，生成第二编码数据，共有32个编码，并从该第二编码数据中选择出与第一编码数据一一对应的16个第三编码数据，参见表1所示，该第三编码数据中每个编码数据的0和1的个数相差一；第二数据线组数据线的个数一定比第一数据线组多，如果第二数据线组的根数为偶数时，选择出的第三编码数据中0和1的个数相同，第二数据线组的根数为奇数时，选择出的第三编码数据中每个编码数据0和1的个数相差一；步骤104，该编码电路将第一数据线组传输的数据，根据第一编码数据与第三编码数据的对应关系，从第二数据线组按照第三编码数据进行数据传输；该第二数据线组通过端接电阻和端接传输线与端接电源传输电流；第一数据线组传输数据时，第一数据线组的数据本文档来自技高网...

【技术保护点】
一种降低ＤＤＲ接口端接传输线电流的方法，其特征在于包括如下步骤：Ｓ１、将ＤＤＲ接口的数据线分为多个第一数据线组，所述多个第一数据线组的数据线数目相同并且连接到同一个编码电路；Ｓ２、编码电路按照所述第一数据线组的数据线的数目进 行编码，生成第一编码数据；Ｓ３、编码电路按照与其连接的第二数据线组数据线的数目进行编码，生成第二编码数据，并从该第二编码数据中选出与所述第一编码数据一一对应的第三编码数据，该第三编码数据中０和１的个数相同或者相差一；Ｓ４、该 第二数据线组仅向译码电路传输所述第三编码数据；Ｓ５、所述译码电路根据第三编码数据与第一编码数据的对应关系，向第三数据线组传输第一编码数据。

【技术特征摘要】
1.一种降低DDR接口端接传输线电流的方法，其特征在于包括如下步骤S1、将DDR接口的数据线分为多个第一数据线组，所述多个第一数据线组的数据线数目相同并且连接到同一个编码电路；S2、编码电路按照所述第一数据线组的数据线的数目进行编码，生成第一编码数据；S3、编码电路按照与其连接的第二数据线组数据线的数目进行编码，生成第二编码数据，并从该第二编码数据中选出与所述第一编码数据一一对应的第三编码数据，该第三编码数据中0和1的个数相同或者相差一；S4、该第二数据线组仅向译码电路传输所述第三编码数据；S5、所述译码电路根据第三编码数据与第一编码数据的对应关系，向第三数据线组传输第一编码数据。2.根据权利要求1所述的降低DDR接口端接传输线电流的方法，其特征在于，所述步骤S3和S4中的第二数据线组的数据线多于所述第一数据线组，并且所述第二数据线组通过端接电阻和端接传输线与端接电源连接。3.根据权利要求1所述的降低DDR接口端接传输线电流的方法，其特征在于，所述步骤S3中，所述第二数据线组的数据线为偶数个时，所述第三编码数据中0和1的个数相同，第二数据线组的数据线为奇数个时，所述第三编码数据中每个编码数据中0和1的个数相差一。4.根据权利要求1所述的降低DDR接口端接传输线电流的方法，其特...

【专利技术属性】
技术研发人员：臧大军，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：94[中国|深圳]