用于避免由于分段字线驱动器电路中的浮动字线而导致的失灵的本地字线驱动器电路制造技术

技术编号:3082370 阅读:280 留言:0更新日期:2012-04-11 18:40
用于避免由于分段字线驱动器电路中的浮动字线而导致的失灵的本地字线驱动器电路。本发明专利技术的实施例通常提供一种用于存取分段存储器中的本地字线的方法。在一个实施例中,该方法包括,在对本地字线存取期间,经由位于本地字线的第一端的本地字线驱动器向本地字线施加第一电压。在完成存取之后,向本地字线施加第二电压,其中经由位于本地字线的与第一端相对的第二端的下拉电路向本地字线施加第二电压,以及其中一个或多个存储单元被附着在本地字线驱动器和字线下拉电路之间的本地字线上。

【技术实现步骤摘要】

本专利技术的实施例通常涉及分段字线的设计和操作。特别地,实施例涉及减少分段字线驱动器电路中的故障。
技术介绍
如数字音乐播放器、便携式数字助理(PDA)、蜂窝电话、和膝上型电脑之类的现代电子装置需要增大的存储量以处理装置的用户的计算要求。因此,现代电子装置典型地使用某类随机存取存储器(RAM)、例如动态随机存取存储器(DRAM)用于存储装置的数据。DRAM中的存储器通常以存储单元的阵列方式被布置。存储器阵列中的地址(例如阵列中的存储单元行)可以通过经由连接于存储单元行的字线向存储单元行施加激活电压(被称为“字线开启电压(wordline on voltage)”,VWLON)而被存取。当激活存储单元行时,可以将数据经由连接于存储单元的位线写入到存储单元或从存储单元读取。然后,在存储单元已经被存取之后,可以通过将施加于存储单元的电压降低到低电压(字线关闭电压(wordline offvoltage),VWLOFF)而去活存储单元行。在某些情况下,存储器阵列可以被划分为段并且经由分段字线(segmentedwordline)被存取。分段字线可以包括一条主字线和经由主字线激活的多条本地字线。为了激活多条本地字线之一,行解码器可以被用于激活主字线,并且本地字线解码器可以被用于针对所激活的主字线选择本地字线之一。当主字线被激活并且本地字线已经被选择时,位于本地字线的一端的本地字线驱动器可以向本地字线施加VWLON。在本地字线已经被存取之后,主字线和本地字线解码器可以取消选定并去活本地字线驱动器。当本地字线驱动器被取消选定并被去活时,本地字线驱动器可以向本地字线施加VWLOFF。在某些情况下,DRAM装置的制造中的不足可能导致本地字线驱动器中的、向本地字线驱动器或本地字线驱动器的控制电路所施加的控制信号中的缺陷。上述缺陷可能导致DRAM装置的不当操作。例如,本地字线驱动器中的缺陷可能导致本地字线驱动器不当地去活本地字线。例如,当本地字线被去活时代替向本地字线施加VWLOFF,本地字线驱动器可能代替地从VWLON和VWLOFF电断开本地字线(称为浮动本地字线)。在某些情况下,当本地字线被去活并且浮动时,本地字线中的泄漏电流可能增大本地字线的电压。在本地字线电压增大的地方,经由本地字线存取的存储单元可能不注意地被存取(例如,当本地字线电压接近VWLON时)。在有缺陷的本地字线的存储单元不注意地被存取的地方,数据可能从所述存储单元中被读取或被写入其中,而同时其它存储单元(例如在其它存储器地址处)正在被存取。在某些情况下,将数据不注意地从有缺陷的本地字线的存储单元中读取或向其中写入可能干扰正在从存储器阵列中的其它存储单元中读取或向其中写的数据(例如,在不注意地被存取的存储单元和正确地被存取的存储单元中的数据可能相互冲突),因而不正确地修改或破坏存储于其中的数据。因此,需要一种用于存取分段存储器阵列中的本地字线的改进的方法和设备。
技术实现思路
本专利技术的实施例通常提供一种用于存取分段存储器中的本地字线的方法。在一个实施例中,该方法包括,在对本地字线存取期间,经由位于本地字线第一端的本地字线驱动器向本地字线施加第一电压。在完成存取之后,向本地字线施加第二电压,其中将第二电压经由位于本地字线的与第一端相对的第二端处的下拉电路施加于本地字线,以及其中使一个或多个存储单元附着在本地字线驱动器和字线下拉电路之间的本地字线上。附图说明为了能够更详细地理解本专利技术的上述特征,可以参照实施例对以上简要概括的本专利技术做出更详细的说明,其中部分实施例在附图中被图示。然而需要注意的是,附图仅仅示出本专利技术的典型实施例,因而不得被理解为对本专利技术范围的限制,因为本专利技术可以允许其它等效的实施例。图1是描述根据本专利技术的一个实施例的存储装置的方框图。图2是描述根据本专利技术的一个实施例的存储器阵列的方框图。图3是描述根据本专利技术的一个实施例的本地字线驱动器和下拉晶体管的电路图。图4是描述根据本专利技术的一个实施例的多个本地字线和下拉晶体管的方框图。图5是描述根据本专利技术的一个实施例的改进的本地字线驱动器和下拉晶体管的方框图。图6是描述根据本专利技术的一个实施例的具有下拉晶体管的存储器阵列的电路图。图7是描述根据本专利技术的一个实施例的存储器阵列中的下拉晶体管的侧视图的电路图。图8是描述根据本专利技术的一个实施例的用于存取具有下拉晶体管的存储器阵列的本地字线解码器的方框图。具体实施例方式本专利技术的实施例通常提供一种用于存取分段存储器中的本地字线的方法。在一个实施例中,该方法包括,在对本地字线存取期间,经由位于本地字线的第一端的本地字线驱动器向本地字线施加第一电压。在完成存取之后,向本地字线施加第二电压,其中经由位于本地字线的与第一端相对的第二端(例如,从本地字线的两端)的下拉电路向本地字线施加第二电压,并且其中使一个或多个存储单元附着在本地字线驱动器和字线下拉电路之间的本地字线上。通过提供用于本地字线的下拉电路,可以避免本地字线驱动器中的任何缺陷,所述缺陷使得在存取后本地字线保持浮动并且可能导致对本地字线的不注意的存取。为了便于理解,以下描述将涉及如动态随机存取存储(DRAM)装置之类的存储装置作为具体示例,但是不限制可以利用此处所描述的电路的装置的示例。进一步地,虽然以下描述可能将某些控制信号看作被确定到高逻辑信号或降低到低逻辑信号,但是所属领域技术人员将认识到这些信号电平仅仅是示例性的,而且此处所描述的任何电路都可以被配置用以使用任何极性和/或电压电平的任意数目的信号。同样地,虽然某些信号被认为源于给定的控制电路或装置,但是应该认识到任何描述的控制信号都可以源于任何给定的电路或装置。此处描述的任何信号名称是示例性的,并且本专利技术的实施例通常可以通过具有任何(多个)名称的任何(多个)信号、和/或从一个或多个这种信号中导出的任何(多个)信号来实施。相似地,某些电路的所述实施方式仅仅是示例性的。在某些情况下,可以存在这些电路的简化实施方式,以便更好地解释本专利技术的实施例的各方面。然而,所属领域技术人员将认识到本专利技术的实施例可以适用于应用这些电路的任意实施方式或配置,其中包括这些电路的复杂的和/或商用的实施方式。DRAM存储装置图1是描述根据本专利技术的一个实施例的存储装置100的方框图。存储装置可以具有利用存储器I/O接口存取的控制电路102。控制电路102可以被用于存取存储器的一个或者多个存储器阵列104,并且可以向存储器阵列104内的部件发出控制信号。图2是描述示例性存储器阵列104和相关的存取电路的方框图。在一个实施例中,行解码器(row decoder)210和列解码器(columndecoder)220可以被用于存取存储器阵列104。每次存取存储器阵列104中的存储器地址时,地址都可以由行解码器210和列解码器220解码以确定存储器地址处于阵列中的哪一行(也称为字线或主字线240)和哪一列(也称为位线250)。其它元件(未示出)(例如读出放大器(sense amplifier))也可以被用于存取(例如读、写,或更新)存储器阵列104。在某些情况下,存储装置100可以利用分段字线结构。在分段字线结构中,每个存储器阵列104都可以包括多个存储段230,并且每个段都可以包括存储单元2本文档来自技高网
...

【技术保护点】
一种用于存取分段存储器中的本地字线的方法,该方法包括:在对本地字线存取期间,经由位于本地字线的第一端的本地字线驱动器向本地字线施加第一电压;以及在完成存取之后,向本地字线施加第二电压,其中经由位于本地字线的与第一端相对的第二端的下拉电路向本地字线施加第二电压,以及其中一个或多个存储单元在本地字线驱动器和字线下拉电路之间被附着在本地字线上。

【技术特征摘要】
US 2006-1-17 11/3330431.一种用于存取分段存储器中的本地字线的方法,该方法包括在对本地字线存取期间,经由位于本地字线的第一端的本地字线驱动器向本地字线施加第一电压;以及在完成存取之后,向本地字线施加第二电压,其中经由位于本地字线的与第一端相对的第二端的下拉电路向本地字线施加第二电压,以及其中一个或多个存储单元在本地字线驱动器和字线下拉电路之间被附着在本地字线上。2.根据权利要求1的方法,其中在完成存取之后,进一步经由位于本地字线一端的本地字线驱动器施加第二电压。3.根据权利要求1的方法,其中当本地字线所在的段不是正在被存取时,通过下拉电略施加第二电压。4.根据权利要求1的方法,其中仅仅在本地字线所在的段的预充电状态期间,通过下拉电路施加第二电压。5.根据权利要求1的方法,其中本地字线是由主字线控制的多个本地字线之一,以及其中当多个本地字线的另一个正在被存取时,通过下拉电路向本地字线施加第二电压。6.一种用于存取分段存储器中的本地字线的方法,该方法包括接收存储器地址;确定所接收到的存储器地址是否对应于本地字线;如果所接收到的存储器地址对应于本地字线,则经由位于本地字线的一端的本地字线驱动器向本地字线施加第一电压;以及如果所接收到的存储器地址不对应于本地字线,则向本地字线施加第二电压,其中经由位于本地字线的与本地字线的一端相对的端的下拉电路向本地字线施加第二电压,其中一个或多个存储单元在本地字线驱动器和字线下拉电路之间被附着在本地字线上。7.根据权利要求6的方法,其中行解码器和第一本地字线解码器被用于确定所接收到的地址是否对应于本地字线,并且如果是如此,则激活主字线和用于本地字线的本地字线驱动器。8.根据权利要求7的方法,其中第二本地字线解码器被用于确定所接收到的地址是否对应于本地字线,并且如果不对应,则激活下拉电路。9.根据权利要求8的方法,其中激活下拉电路包括向晶体管的栅极施加高电压,其中晶体管的源极被连接到本地字线的相对端,以及其中晶体管的漏极被连接到第二电压。10.根据权利要求6的方法,其中仅仅在本地字线所在的段的预充电状态期间,通过下拉电路施加第二电压。11.一种存储装置,包括本地字线;连接于本地字线的第一端的本地字线驱动器;连接于本地字线的与第一端相对的第二端的下拉电路,其中一个或多个存储单元在本地字线的第一端和本地字线的第二端之间被附着在本地字线上;以及电路,被配置用以在对本地字线存取期间,激活本地字线驱动器,因而向本地字线施加第一电压;以及在对本地字线存取之后,激活下拉电路,因而向本地字线施加第二电压。12.根据权利要求11的存储装置,其中本地字线驱动器由单个下拉晶体管和单个上拉晶体管构成,并且其中下拉电路由单个下拉晶体管构成。13.根据权利要求11的存储装置,其中当本地字线所在的段不是正在被存取时,通过下拉电路向本地字线施加第二电压。14.根据权利要求11的存储装置,其中仅仅在本地字线所在的段的预充电状态期间,通过下拉电路施加第二电压...

【专利技术属性】
技术研发人员:N雷姆
申请(专利权)人:奇梦达股份公司
类型:发明
国别省市:DE[德国]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1