验证闪存器件的方法技术

一种验证闪存器件的方法，包括：将分别连接到偶数位线和奇数位线的存储器单元串放电；接着，将电压施加到分别连接到偶数位线和奇数位线的存储器单元串，从而对存储器单元串进行预充电；通过对连接到偶数位线的每个存储器单元串的状态进行感测将连接到偶数位线的存储器单元串验证为被擦除；以及通过对连接到奇数位线的存储器单元串的状态进行感测将连接到奇数位线的每个存储器单元串验证为被擦除。

【技术实现步骤摘要】

本专利一般地涉及一种闪存器件，并且更具体地，涉及一种使用页面缓冲器来，其中可以减少编程或擦除的验证时间并且可以缩短总驱动时间。
技术介绍
近些年，对这种半导体存储器件的需求增加，所述半导体存储器件可以进行电编程和擦除并且不需要每隔一段时间重写数据的刷新功能。另外，为了开发具有能够存储大量数据的大容量的存储器件，已经开发了存储器单元的高度集成技术。为了提高存储器单元的集成度，NAND闪存器件可以具有多个单元，将这些单元串联以形成一串和共享一个接触的两串。在NAND闪存器件中，通过控制存储器单元的阈值电压同时借助F-N隧穿将电子注入到浮动栅中从浮动栅中放出电子来执行编程和擦除。因此，由于浮动栅的电子从擦除的单元放出，所以擦除的单元具有负的阈值电压。由于电子注入到编程单元的浮动栅中，所以编程的单元具有正的阈值电压。但是，在NAND闪存器件的情形中，可能由于电荷增益(gain)或电荷损失而出现失败。可以执行一些与这些特性有关的验证。为了验证编程和擦除是否已正常执行，使用页面缓冲器。页面缓冲器用于从I/O焊盘接收大量的数据并且将所接收的数据供给到存储器单元或者存储存储器单元的数据且然后输出所存储的数据。过去，页面缓冲器由单个寄存器构成以临时存储数据。现在，页面缓冲器包括双寄存器，以便在NAND闪存器件中在对大容量数据进行编程时增加编程的速度。为了对具有双寄存器结构的页面缓冲器的NAND闪存器件执行擦除验证，使用一种列扫描方法通过施加0V电压到全部字线来确定所有单元是否已接通。在这种列扫描方法中，如果一个单元关断则确定为失败。为了进行擦除验证，以与普通读取操作相同的方式，通过包括预充电、估算和感测的三个步骤，在所选位线上执行擦除验证。在上述列扫描方法中，通过将位线分成偶数位线和奇数位线来实现擦除验证。相应地，在偶数位线被验证之后，验证奇数位线。因此，通过两次验证过程来确定是否已执行擦除。这导致了长的擦除验证时间。同时，在多级单元中，擦除单元的阈值电压分布对编程单元的阈值电压有影响。因此，在已完成擦除的单元上执行后置程序(post program)。通过采用ISPP方法来执行后置程序并且在后置程序之后执行擦除验证。因此，如果擦除验证时间变长，则延长了总擦除时间。另外，在编程时，以与上面相同的方式延长了编程验证时间。因此，总编程时间变长。
技术实现思路
因此，本专利解决了上述问题，并且公开了一种，其中可以缩短验证时间并缩短总驱动时间。本专利还公开了一种，其中对偶数位线和奇数位线同时进行预充电和估算，且随后顺序地进行感测，因此减少了验证时间。本专利还公开了一种，其中通过对偶数位线和奇数位线同时进行预充电和估算且随后顺序地对偶数位线和奇数位线进行感测，与现有技术相比本方法可以将验证时间减少一半，且因此与现有技术相比可以将总驱动时间减少2/3。根据本专利技术的一方面，提供一种，包括以下步骤将分别连接到偶数位线和奇数位线的存储器单元串放电；将电压施加到分别连接到偶数位线和奇数位线的每个存储器单元串，从而对存储器单元串进行预充电；通过对连接到偶数位线的存储器单元串的状态进行感测来验证连接到该偶数位线的存储器单元串是否已经被擦除；并通过对连接到奇数位线的存储器单元串的状态进行感测来验证连接到该奇数位线的存储器单元串是否已经被擦除。在此专利中还描述了一种，包括将分别连接到偶数位线和奇数位线的存储器单元串放电；将电压施加到分别连接到偶数位线和奇数位线的存储器单元串，从而对存储器单元串进行预充电；通过对连接到偶数位线的存储器单元串的状态进行感测来验证连接到偶数位线的存储器单元串是否已经被编程，以及通过对连接到奇数位线的存储器单元串的状态进行感测来验证连接到奇数位线的存储器单元串是否已经被编程。本专利还描述了一种，其中该闪存器件包括第一晶体管，用于响应于第一控制信号通过偶数位线和奇数位线将验证信号供给到存储器单元阵列；第二晶体管，用于响应于第二控制信号通过偶数位线和奇数位线来连接存储器单元阵列和第一节点；第三晶体管，用于响应第三控制信号将电流供给到第一节点；锁存器，用于存储来自存储器单元阵列的所选单元的输出数据；第四晶体管，用于根据第一节点的电压电平和第四控制信号来控制锁存器的状态。该方法包括响应第一控制信号对分别连接到偶数位线和奇数位线的存储器单元串进行放电，且同时，响应第三控制信号将电压供给到第一节点，且同时，响应第一电压电平的第二控制信号将第一节点的电压供给到分别连接到偶数位线和奇数位线的存储器单元串，从而对存储器单元串预充电；响应第二电压电平的第二控制信号通过存储连接到偶数位线的存储器单元串的状态来验证连接到偶数位线的存储器单元串是否已被擦除；以及，响应第三电压电平的第二控制信号通过存储连接到奇数位线的存储器单元串的状态来验证连接到奇数位线的存储器单元串是否已被擦除。第一控制信号可以保持为1.6到5.5V的电压电平或电源电压Vcc。第一电压电平的第二控制信号可以保持为1.0到5.5V的电压电平或电源电压Vcc，第二电压电平和第三电压电平的第二控制信号可以保持为1.0到2.2V的电压电平，并且第二电压电平可以保持为与第一电压电平相同或更高的电压电平。可将第二电压电平的第二控制信号的施加时间设置为比第三电压电平的第二控制信号的施加时间长。附图说明图1是根据本专利技术的实施例的验证NAND闪存器件的方法中使用的页面缓冲器的电路图；以及图2是页面缓冲器的操作波形，用于说明根据本专利技术的实施例的验证NAND闪存器件的方法。具体实施例方式现在将参照附图描述根据本专利的各实施例。因为这些实施例是为了让本领域技术人员能够理解本专利而提供的，所以它们可以以各种方式进行修改并且本专利的范围不受后面描述的各实施例限制。图1是根据本专利技术的实施例的验证NAND闪存器件的方法中使用的页面缓冲器的电路图。在图1中示出了具有主寄存器和高速缓存寄存器的双寄存器结构的页面缓冲器中的主寄存器的电路图。参见图1，位线选择单元120包括多个晶体管。分别响应于偶数和奇数放电信号DISCHe和DISCHo来驱动第一和第二NMOS晶体管N101和N102，并相应地将验证电压VIRPWR施加到连接到偶数位线BLe或奇数位线BLo的存储器单元阵列110的存储器单元串。分别响应于偶数和奇数位线选择信号BSLe和BSLo来驱动第三和第四NMOS晶体管N103和N104，并相应地连接存储器单元阵列110的位线和感测节点SO。响应于预充电信号PRECHb来驱动PMOS晶体管P101，从而将电压施加到感测节点SO。在回拷贝程序时，第五NMOS晶体管105响应回拷贝信号COPYBACK而连接感测节点SO和锁存器130的输出节点QAb。锁存器130临时存储从存储器单元阵列110输出的输出数据以及外部供给的数据。根据感测节点SO的电压电平来驱动第六NMOS晶体管N106。响应读取信号READ_L来驱动第七NMOS晶体管N107，并因此连接了锁存器130的输出节点QAb和接地端子Vss。响应于信号DI_L来驱动第八NMOS晶体管N108，并因此连接了I/O端子YA和锁存器130的输出节点QAb。响应信号nDI_L来驱动第九NMOS晶体管N109，并因此连接了I/O端子YA和锁存器130的输入节本文档来自技高网...

【技术保护点】
一种验证闪存器件的方法，包括：将分别连接到偶数位线和奇数位线的存储器单元串放电；　将电压施加到分别连接到所述偶数位线和所述奇数位线的所述存储器单元串，从而对所述存储器单元串预充电；通过对连接到所述偶数位线的所述存储器单元串的状态进行感测来验证连接到所述偶数位线的每个存储器单元串是否已经被擦除；通过对连接到所述奇数位线的所述存储器单元串的状态进行感测来验证连接到所述奇数位线的每个存储器单元串是否已经被擦除。

【技术特征摘要】
KR 2006-5-10 10-2006-00417681.一种验证闪存器件的方法，包括将分别连接到偶数位线和奇数位线的存储器单元串放电；将电压施加到分别连接到所述偶数位线和所述奇数位线的所述存储器单元串，从而对所述存储器单元串预充电；通过对连接到所述偶数位线的所述存储器单元串的状态进行感测来验证连接到所述偶数位线的每个存储器单元串是否已经被擦除；通过对连接到所述奇数位线的所述存储器单元串的状态进行感测来验证连接到所述奇数位线的每个存储器单元串是否已经被擦除。2.一种验证闪存器件的方法，所述闪存器件包括第一晶体管，用于响应于第一控制信号通过偶数位线和奇数位线将验证信号供给到存储器单元阵列；第二晶体管，用于响应于第二控制信号通过所述偶数位线和奇数位线来连接所述存储器单元阵列和第一节点；第三晶体管，用于响应第三控制信号将电流供给到所述第一节点；锁存器，用于存储来自所述存储器单元阵列的所选单元的输出数据；第四晶体管，用于根据所述第一节点的电压电平和第四控制信号来控制所述锁存器的状态，所述方法包括响应于所述第一控制信号对分别连接到所述偶数位线和所述奇数位线的存储器单元串进行放电；响应于所述第三控制信号将电压供给到所述第一节点，并且同时响应于第一电压电平的所述第二控制信号将所述第一节点的电压供给到分别连接到所述偶数位线和所述奇数位线的所述存储器单元串，从而对所述存储器单元串进行预充电；响应于第二电压电平的所述第二控制信...

【专利技术属性】
技术研发人员：李珉圭，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[]