存储器件标识制造技术

存储器件（４４，４６）可以响应于所接收的训练样本的顺序来确定其器件ＩＤ。可以通过绞合的信号线而将训练样本传输到设置在逻辑堆中的多个存储器件（４４，４６）。每一存储器件可以封装在具有绞合的信号线的衬底（４８，５０）上。存储器件可以是物理上堆叠的或平面的。本文还描述和主张了其他的实施例。

【技术实现步骤摘要】
【国外来华专利技术】存储器件标识
技术介绍
图1示出了现有技术的存储器模块10。该模块包括安装在电路 板12上的存储器件14，该存储器件14通过接口 18连接到计算机存 储器系统。该模块可以是例如双列直插式存储器模块(DIMM)，其 中，存储器件是安装在印刷电路板(PCB)上的动态随机存取存储器 (DRAM)，接口 18仅包括在PCB的任一侧上的两行导电触点20， 以在该模块和计算机主板上的存储控制器之间形成卡边缘连接。信号路由方案22确定存储器件如何与存储器系统中的其他部件 进行通信。例如，存储器件14可以总线布置方式连接，其中，在触 点20和多于一个存储器件之间直接连接单独的信号线。也可以将其 称为多接点复用(multi-drop)或星型布置。多个存储器件还可以点 对点(P2P)布置方式连接，其中，单独的信号线仅将触点与单独存 储器件相连。其他的点对点信号线还可以用于将存储器件连接到其他 存储器件。可以将其称为菊花链型(daisy chain)布置，并且如果点 对点连接允许闭环，则可以将其称为环型(ring)布置。在一些存储器模块中，接口 18可以包括其他功能体。例如，使 用寄存DIMM (RDIMM)，接口包括命令和地址信号的寄存器，而数 据线通常直接连接到通道。在全缓冲DIMM (FB-DIMM)中，该存 储器件的所有的信号线，包括数据信号线，均从该通道缓冲。如图1所示，模块上的存储器件可以以逻辑堆16的形式布置， 其中，在访问相同堆上的不同器件的信令中存在重叠。例如，在双极 DIMM上， 一个存储器件可以在物理上堆叠在另一个存储器件的顶 部，而顶部器件(级别1)上的所有端子直接连接到底部器件(级别 0)上的相应端子，但是芯片选择(CS)端子CSO、 CS1除外，所述 端子CS0、 CS1单独连接从而可以单独访问各级。即便存储器件不是 物理上堆叠的话，也可以以逻辑堆叠方式布置所述器件。例如，即便两个存储器件均直接安装在主板上，这两个存储器件也可以使它们所有的对应端子(CS端子除外)通过PCB迹线连接到一起。虽然PCB 可以变化并且不一定是平面的，或者存储器件可以安装在电路板的相 对侧，但还是可以将上面这种设计称为平面设计。附图说明图1示出了现有技术的存储器模块；图2示出了根据本专利公开的创造性原理的存储器系统的实施 图3示出了根据本专利公开的创造性原理的存储器部件的实施例；图4示出了根据本专利公开的创造性原理的存储器模块的实施图5示出了根据本专利公开的创造性原理的存储器模块的另一 个实施例；图6示出了根据本专利公开的创造性原理的存储器系统的另一 个实施例；图7示出了根据本专利公开的创造性原理的存储器模块的又一 个实施例。具体实施例方式本专利公开涵盖具有独立效用的多个创造性原理。在某些情况 下，当将其中一些原理以各种方式相互组合利用时，可以实现其他益 处，从而形成其他专利技术。这些原理可以实现为很多的实施例。尽管为 了说明创造性原理的目的而示出了一些特定的细节，但根据本专利公 开的创造性原理还可以设计很多其他的布置。因此，创造性原理并不 限于本文所披露的特定细节。图2示出了根据本专利公开的创造性原理的存储器系统的实施 例。图2的系统包括存储控制器24以及两个逻辑堆的存储器件26和 28。存储控制器包括逻辑30以将训练样本(training pattern) 32传输到存储器件。逻辑34改变在每个存储器件处接收训练样本中的信号 的顺序。逻辑40和42分别与存储器件26和28相关联，从而使得每 个存储器件能够通过观察接收训练样本的顺序来确定其器件的标识 (器件ID)。例如在初始化过程中可以由存储控制器来传输训练样 本。 一旦每个存储器件确定了其器件ID，存储控制器就可以通过在 其向存储器件发出的任何进一步的命令中包括器件ID来单独访问每 一器件。尽管图2的实施例中示出了两个存储器件，但本创造性原理 可以扩展到按不同逻辑结构布置的任何数量的器件。图3示出了根据本专利公开的创造性原理的存储器部件的实施 例。图3的实施例包括分别安装在衬底48和50上的两个存储器件 44和46。衬底48上的信号线52绞合，从而当信号通过信号线时对 这些信号线进行重排序。另一个衬底50上的信号线54以和信号线 52相同的方式绞合。信号线还可以连接到每一衬底上的相应的存储 器件。根据本专利公开的创造性原理，图3的部件可以用于实现器件标 识而无需芯片选择信号。如图3中的虚线所示，将存储器件44和46 布置为逻辑堆方式，同时将信号线52和54以点对点布置方式连接到 一起。存储控制器发出的命令/地址/写(CA)信号可以被应用给信号 线54。 CA信号以他们的原始顺序由第一存储器件46接收，但信号 线54的绞合重新安排了第二存储器件44接收信号的顺序。通过发送 CA信号的适当的训练样本，每一存储器件中的逻辑可以确定其器件 ID。其他的存储器件/衬底组件可以逻辑堆叠，从而信号线52的绞合 还重排到第三存储器件的CA信号的顺序等等。存储器件还可以包括解绞合逻辑， 一旦确定了器件ID，该解绞 合逻辑将CA信号重新排列为他们原始的模式。使用适当的技术可以 将读(RD)信号从存储器件返回。例如，通过单独的信号线可以将 读数据从存储器件返回到存储器控制器，所述单独的信号线可以构造 为多接点复用结构、点对点结构或环形结构等。图4示出了根据本专利公开的创造性原理的存储器模块的实施 例。图4的侧视图示出了四个存储器件是如何在逻辑上和物理上均堆叠以创建四级高密度存储器模块的。四个存储器件封装60、 62、 64 和66在机械上相互连接并且相互之间电连接，并且通过焊球连接58 在物理上且电连接到模块印刷电路板56。封装60包括安装在衬底80 上的存储器件70。封装62-66包括分别安装在衬底82-86上的存储器 件72-76。衬底可以由任何适当的材料制成，例如玻璃纤维PCB材料， 所述玻璃纤维PCB材料带有蚀刻导电迹线以路由信号并进行焊接连 接。在图4的实施例中，CA信号以在星型结构中被路由，而RD信 号在链结构中被返回，但也可以使用其他的结构。每一衬底上的CA 线绞合，因此每一存储器件看到不同顺序的CA信号，从而使每一存 储器件能够响应CA线上传输的训练序列而确定其在堆中的级别。图 4中仅示出了一个堆，但根据本专利公开的创造性原理，也可以实现 任何数量的堆和级别。图5的存储器模块的实施例的侧视图示出了根据本专利申请的 创造性原理的物理上为平面的存储器件如何在逻辑上相互堆叠。图5 的实施例是两级模块，其存储器部件100和102通过焊球连接58安 装在PCB 120的两侧。CA信号以星型配置被路由，而在本实施例中， RD信号也以星型配置形式被返回。每一衬底上的CA线绞合，因此 每一存储器件看到的CA信号处于不同的顺序，从而使每一存储器件 能够响应CA线上传输的训练序列而确定其在堆中的级别。和图4的 情形一样，也可以对图5的实施例进行多种修改。例如，RD信号可 以链型或环型配置形式被返回，存储器件可以安装在电路板的同一 侧，可以使用任何数量的堆和级别等。图6示意性地示出了根据本专利公开的创造性原理的存储器系 统的另一个实施例。在图6的实施例中，布置了存储器件126的两个 本文档来自技高网...

【技术保护点】
一种存储器装置，包括：　　　　存储器内核；以及　　　　响应于所接收的训练样本的顺序来确定所述存储器内核的标识的逻辑。

【技术特征摘要】
【国外来华专利技术】US 2005-6-22 11/165,5951.一种存储器装置，包括存储器内核；以及响应于所接收的训练样本的顺序来确定所述存储器内核的标识的逻辑。2. 如权利要求1所述的存储器装置，其中，所述存储器装置包 括存储缓冲器，所述存储缓冲器包括所述逻辑。3. 如权利要求1所述的存储器装置，其中，所述存储器装置包 括存储器件，所述存储器件包括所述存储器内核。4. 如权利要求3所述的存储器装置，还包括附着于所述存储器 件的衬底。5. 如权利要求4所述的存储器装置，其中，所述衬底包括绞合 的信号线，用于改变所述训练样本的顺序。6. 如权利要求1所述的存储器装置，还包括用于对路径宽度信 息进行解码的逻辑。7. 如权利要求1所述的存储器装置，还包括用于对路径部分信 息进行解码的逻辑。8. 如权利要求3所述的存储器装置，还包括 第二存储器件；以及响应于所接收的训练样本的顺序来确定所述第二存储器件的标 识的逻辑。9. 如权利要求8所述的存储器装置，还包括绞合的信号线，所 述绞合的信号线耦合到所述第一和第二存储器件，以改变训练样本的 顺序。10. 如权利要求8所述的存储器装置，其中，所述第一和第二存 储器件在逻辑上堆叠。11. 如权利要求5所述的存储器装置，还包括用于对在所述绞合 的信号线上接收的信号进行解绞合的逻辑。12. —种存储器控制器，包括用于传输训练样本以使得多个存储 器件能够响应于接收所述训练样本的顺序来确定它们的标识的逻辑。13. 如权利要求12所述的存储器控制器，其中，所述逻辑将在 初始化过程期间传输所述训练样本。14. 一种系统，包括 第一存储器件；第二存储器件，所述第二存储器件在逻辑上与所述第一存储器件 堆叠；存储器控制器，其耦合到所述第一和第二存储器件，以将训练样 本传输到所述第一和第二存储器件；用于改变为每一个存储器件接收的训练样本的顺序的逻辑；以及 响应于所述训练样本来确定所述存储器件的标识的逻辑。15. 如权利要求14所述的系统，其中，所述逻辑包括绞合的信...

【专利技术属性】
技术研发人员：P沃格特，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]