驱动信号发生装置和图像显示装置制造方法及图纸

驱动信号发生装置和图像显示，用驱动信号对负载进行等级控制，使用延迟电路产生每１时隙延迟的信号，对应亮度数据来选择该延迟信号决定波形。驱动信号具有以下的台阶状波形：对应输入等级数据的波峰值是Ｖｍ（２≤ｍ≤ｎ）的情况下，在上升时，自Ｖ（ｋ－１）输出，在所述脉宽调制的单位时间为１时隙后输出２≤ｋ≤ｍ的各Ｖｋ，波峰值从Ｖ０（基准电位）依次台阶状地增加至Ｖｍ，下降时，在从Ｖｋ输出１或２时隙后输出１≤ｋ≤ｍ－１的各Ｖ（ｋ－１）输出，波峰值从Ｖｍ台阶状地减少至Ｖ０。且，可切换驱动信号波形的上升位置。（*该技术在2022年保护过期，可自由使用*）

Driving signal generating device and image display device

A driving signal generating device and an image display, the load is controlled by a driving signal, and a delay circuit is used to generate the signal of the 1 time slot delay. The driving signal has a stepped waveform corresponding to the input data of the following: the peak value is Vm level (2 m n) under the condition of the rise, from V (k - 1) output, the output of the Vk 2 K m for 1 time slots in the unit time of the pulse width modulation. Wave peak from V0 (reference potential) in step increases to Vm, decreased when the output of the 1 or 2 time slot after the output of 1 K M 1 V from Vk (K 1) output wave peak from Vm stepped to reduce to V0. Moreover, the rising position of the driving signal waveform can be switched. \ue5cf

【技术实现步骤摘要】

本专利技术涉及按照等级数据来驱动包含半导体元件和电子发射元件的发光元件等负荷的驱动信号发生电路及图像显示装置。特别涉及适合于在同时多个驱动连接到具有电感分量和电容分量的布线上的发光元件等负荷的驱动信号发生电路及图像显示装置。
技术介绍
以往，已知配有将电子发射元件或LED或有机EL等发光元件多个矩阵布线的图像显示板的图像显示装置。使用这样的发光元件的图像显示装置为自发光型，所以在不需要背光方面、以及视野角宽大方面具有优势。作为矩阵布线的发光元件的驱动方法，已知有脉冲宽度调制(PWM)、振幅调制(PAM)、组合脉冲宽度调制和振幅调制的方法，还提出各种用于进行该调制的电路结构。可是，在现有的脉冲宽度调制和振幅调制中，如果等级(gradation)显示数增大，则在最小单位的LSB的脉冲宽度中需要高速操作，而在振幅值上需要高输出精度。因此，使用组合上述脉冲宽度调制和振幅调制的驱动方法。但是，连接元件的矩阵布线包含电感分量和电容分量，在脉冲宽度调制、振幅调制或组合脉冲宽度调制和振幅调制的调制中对连接到包含该电感分量和电容分量的布线上的元件进行等级控制的方法中，在信号波形的上升时下降时产生阻尼振荡，存在与期望的波形不同的情况。此外，在由多个并联设置的驱动信号发生电路来驱动如矩阵布线的图像显示板的信息信号电极那样并联设置的元件的情况下，如果同时驱动多个元件，则从驱动信号发生电路流入的电流值增加，存在因该电流值的差产生的输出电源的电压降和布线电阻产生的电压降对驱动各元件的信号产生的影响增大的问题。
技术实现思路
作为本申请的专利技术要解决的课题，可列举如下实现适于控制驱动信号的上升、下降或上升和下降两方的形状的驱动信号发生电路，而且即使在多个设置同样的驱动电路的情况下也可将电流时间性地分散并可防止电流集中的驱动信号发生电路，以及使用这些技术可实现合适的图像显示的图像显示装置。首先，为了降低对应于高等级化的驱动时的阻尼振荡的影响，本专利技术人提出同时使用多级电源和脉冲宽度调制，以图2所示的台阶状上升台阶状下降的波形来驱动元件的方法。这里，以使用4级的电位源的情况来说明其一例。在图2中，从V1至V4是V1＜V2＜V3＜V4，图中的1时隙的时间Δt和电位差V4-V3、V3-V2、V2-V1或V1-V0(V0是基准电位)组成的1块是输出相当1LSB的等级的波形。首先，第1等级输出V1电平的1块，在第2等级、第3等级中依次追加V1电平的块。之后的第4等级在第1等级的块上延迟1时隙并积累V2电平的块。第5等级追加V1电平的块，在第6等级中积累V2电平的块。重复进行以上操作，从V1电平向V2、V3、V4积累块，然后，再次重复进行从V1向V2、V3、V4积累块。在该驱动中，如果块的横方向(时间轴方向)的比特数为8比特，则纵方向(电压方向)的比特数为2比特，所以作为整体大致可表现10比特。此外，在上升时通过追加改变从V1至V2、从V2至V3、从V3至V4的台阶，下降时通过追加改变从V4至V3、从V3至V2、从V2至V1的台阶，来减小产生阻尼振荡的电流变化(＝dV/dt)，所以可降低阻尼振荡的影响。根据本专利技术，可以实现驱动电路，该电路能够用简单的结构来产生具有台阶状地形成例如上述上升或下降形状的波形的驱动信号。本专利技术的驱动信号发生电路之一如下构成。即，提供一种驱动信号发生电路，该驱动信号发生电路使用从V1至Vn(n为2以上的整数)的多级电位源(V(n-1)＜Vn)同时进行波峰值调制和脉宽调制，在与输入等级数据对应的波峰值为Vm(2≤m≤n；m是整数)的情况下，在上升时，2≤k≤m(k是整数)的各Vk输出与V(k-1)输出相比，在所述脉宽调制的单位时间的1时隙后输出，波峰值从截止电平至Vm依次台阶状地增加，在下降时，1≤k≤m-1的各V(k-1)输出与Vk输出相比，在1或2时隙后输出，波峰值从Vm至截止电平依次台阶状地减少，以具有台阶状的波形的驱动信号来对负载进行等级控制，该驱动信号发生电路包括启动脉冲输出电路，产生与启动V1输出同步的脉冲；结束脉冲输出电路，产生与结束Vm输出同步的脉冲；第1延迟电路，产生将与启动所述V1输出同步的脉冲依次延迟每1时隙的多个延迟输出；第2延迟电路，产生将与结束所述Vm输出同步的脉冲依次延迟每1时隙的多个延迟输出；形成控制信号的电路，设定与启动所述V1输出同步的脉冲、与结束所述Vm输出同步的脉冲、以及从所述各延迟输出至1≤k≤n的各Vk输出的脉冲宽度；以及脉冲宽度发生电路，根据所述控制信号来产生1≤k≤n的各Vk输出的脉冲宽度信号。根据该电路，可用简单的结构来生成具有台阶状波形的驱动信号。这里，截止电平只要是即使负荷接受该电平的输入实质上也不被驱动的任何一个电平(该电平是即使提供用于脉冲宽度调制的最短的脉冲宽度负荷也不被驱动1等级的电平)就可以，从V1至Vn的各波峰值只要通过它们可选择负荷在分别不同的状态下实质上被驱动的电平就可以。即使对于最低波峰值V1，在该最低波峰值提供用于脉冲宽度调制的最短脉冲宽度的情况下，也可设定为负荷实质上被驱动(成为与一个等级数据对应的驱动状态)的电平。再有，施加电压来驱动负荷，但在以电位规定所述驱动信号的波形的信号电平(波峰值)的情况下，负荷上需要的电压作为负荷上施加的基础电位(是除了上述的基准电位以外的电位。翻译时请注意)(例如，如后述那样，该电位相当于矩阵驱动情况下的选择电位)和所述驱动信号的电位的电位差来提供。在以电流值规定所述驱动信号的波形的信号电平(波峰值)的情况下，负荷上需要的电压作为负荷上施如的基础电位和为了达到规定的电流值而提供所述驱动信号的信号电平的电位之间的电位差来提供。为了分别进行等级控制而多个并联组合使用并联连接的负荷，最好采用以下结构所述启动脉冲输出电路从脉冲宽度控制区间内前半部分的第1定时和该脉冲宽度控制区间内后半部分的第2定时中至少选择与Vm输出的脉冲宽度对应的时间前的一个第3定时，来产生与开始V1输出同步的脉冲，所述结束脉冲输出电路从所述第1定时中至少选择与Vm输出的脉冲宽度对应的时间后的第4定时和所述第2定时的一个，来产生与结束Vm输出同步的脉冲。根据该驱动信号发生电路，可以用简单的结构来生成具有台阶状的波形的驱动信号。此外，启动脉冲输出电路具有选择第1及第3定时的某一个来产生与开始V1输出同步的脉冲，所以在使用多个同样的电路的情况下，通过将这些电路适当分成基于第1定时产生驱动信号的电路和基于第3定时产生驱动信号的电路，可以将电流时间性地分散，防止电流的集中。再有，在本专利技术中还包含以下的驱动信号发生电路。即，提供一种驱动信号发生电路，产生驱动信号作为对发光元件进行等级控制的驱动信号，该驱动信号具有从对应于各个不同的发光状态的多个(n个)波峰值中选择信号电平的波形，该驱动信号发生电路包括电路A，输出与所述驱动信号波形的上升同步的上升信号；电路B，输出从所述上升信号开始每隔规定时间依次延迟的至少n-1个延迟信号；以及电路C，输出所述驱动信号，作为所述驱动信号，具有以下上升形状与所述上升信号同步，将信号电平从对应于所述发光元件变为关断状态的信号电平上升至所述n个波峰值中的最低波峰值，然后，在信号电平达到由输入的等级数据决定的规定波峰值之前，每隔规定时本文档来自技高网...

【技术保护点】
一种驱动信号发生电路，以具有台阶状的波形的驱动信号来对负载进行等级控制， 使用从Ｖ１至Ｖｎ（ｎ为２以上的整数）的多级电位源（Ｖ（ｎ－１）＜Ｖｎ）同时进行波峰值调制和脉宽调制， 在与输入等级数据对应的波峰值为Ｖｍ（２≤ｍ≤ｎ；ｍ是整数）的情况下， 在上升时，２≤ｋ≤ｍ（ｋ是整数）的各Ｖｋ输出与Ｖ（ｋ－１）输出相比，在所述脉宽调制的单位时间的１时隙后输出，波峰值从截止电平至Ｖｍ依次台阶状地增加， 在下降时，１≤ｋ≤ｍ－１的各Ｖ（ｋ－１）输出与Ｖｋ输出相比，在１或２时隙后输出，波峰值从Ｖｍ至截止电平依次台阶状地减少， 该驱动信号发生电路包括： 启动脉冲输出电路，产生与启动Ｖ１输出同步的脉冲； 结束脉冲输出电路，产生与结束Ｖｍ输出同步的脉冲； 第１延迟电路，产生将与启动所述Ｖ１输出同步的脉冲每１时隙依次延迟的多个延迟输出； 第２延迟电路，产生将与结束所述Ｖｍ输出同步的脉冲每１时隙依次延迟的多个延迟输出； 形成控制信号的电路，设定与启动所述Ｖ１输出同步的脉冲、与结束所述Ｖｍ输出同步的脉冲、以及从所述各延迟输出至１≤ｋ≤ｎ的各Ｖｋ输出的脉冲宽度；以及 脉冲宽度发生电路，根据所述控制信号来产生１≤ｋ≤ｎ的各Ｖｋ输出的脉冲宽度信号。...

【技术特征摘要】
JP 2001-9-28 300087/2001;JP 2001-9-28 300088/20011.一种驱动信号发生电路，以具有台阶状的波形的驱动信号来对负载进行等级控制，使用从V1至Vn(n为2以上的整数)的多级电位源(V(n-1)＜Vn)同时进行波峰值调制和脉宽调制，在与输入等级数据对应的波峰值为Vm(2≤m≤n；m是整数)的情况下，在上升时，2≤k≤m(k是整数)的各Vk输出与V(k-1)输出相比，在所述脉宽调制的单位时间的1时隙后输出，波峰值从截止电平至Vm依次台阶状地增加，在下降时，1≤k≤m-1的各V(k-1)输出与Vk输出相比，在1或2时隙后输出，波峰值从Vm至截止电平依次台阶状地减少，该驱动信号发生电路包括启动脉冲输出电路，产生与启动V1输出同步的脉冲；结束脉冲输出电路，产生与结束Vm输出同步的脉冲；第1延迟电路，产生将与启动所述V1输出同步的脉冲每1时隙依次延迟的多个延迟输出；第2延迟电路，产生将与结束所述Vm输出同步的脉冲每1时隙依次延迟的多个延迟输出；形成控制信号的电路，设定与启动所述V1输出同步的脉冲、与结束所述Vm输出同步的脉冲、以及从所述各延迟输出至1≤k≤n的各Vk输出的脉冲宽度；以及脉冲宽度发生电路，根据所述控制信号来产生1≤k≤n的各Vk输出的脉冲宽度信号。2.如权利要求1所述的驱动信号发生电路，其中，输入以下信号设定所述时隙的时间宽度的同步时钟信号；设定启动所述驱动信号的启动触发信号；以及控制数据，根据所述等级数据形成该数据包含设定所述驱动信号的波峰值的第1数据信号、设定该波峰值的脉冲宽度的第2数据信号、以及设定下降部的台阶形状的第3数据；根据同步时钟信号，至少控制所述启动脉冲输出电路、所述结束脉冲输出电路和所述第1及第2延迟电路，根据启动触发信号来控制所述启动脉冲输出电路，根据启动触发信号和第2数据信号来控制所述结束脉冲输出电路，根据第3数据信号及第1数据信号来控制形成所述控制信号的电路。3.如权利要求2所述的驱动信号发生电路，其中，所述启动脉冲输出电路根据所述启动触发信号来产生与同步时钟信号同步的启动脉冲，所述结束脉冲输出电路包括计数器，由所述启动信号复位并对所述同步时钟信号进行计数；以及比较器，在该计数器的计数值与所述第2数据信号一致时产生结束脉冲，所述第1延迟电路对于2≤j≤n(j是整数)的各j产生使所述启动脉冲延迟(j-1)时隙的n-1个延迟输出，所述第2延迟电路对于2≤j≤n的各j产生使结束脉冲延迟j时隙的n个延迟输出，输出所述控制信号的电路根据所述第1及第3数据信号对于各Vk输出选择所述启动脉冲、或延迟了所述启动脉冲的多个延迟输出中的一个输出、或所述结束脉冲、或延迟了所述结束脉冲多个延迟输出中的一个输出，将它们作为其Vk输出的输出启动脉冲和输出结束脉冲，所述脉冲宽度发生电路将按各Vk输出的输出启动脉冲的定时接通并且按输出结束脉冲的定时关断的信号作为其Vk输出的脉冲宽度信号输出。4.如权利要求1所述的驱动信号发生电路，其中，该驱动信号发生电路并联多个组合使用，以便对并联连接的负载分别进行等级控制，所述启动脉冲输出电路从脉冲宽度控制区间内前半部分的第1定时和该脉冲宽度控制区间内后半部分的第2定时中至少选择一个与Vm输出的脉冲宽度对应的时间前的第3定时，来产生与启动V1输出同步的脉冲，所述结束脉冲输出电路从所述第1定时中至少选择与Vm输出的脉冲宽度对应的时间后的第4定时和所述第2定时的其中一个定时，来产生与结束Vm输出同步的脉冲。5.如权利要求4所述的驱动信号发生电路，其中输入，同步时钟信号，设定所述时隙的时间宽度；启动触发信号，设定启动所述驱动信号；以及控制数据，根据所述等级数据来形成，该控制数据包括上升同步/下降同步切换信号，设定所述驱动信号的波峰值的第1数据信号、设定该波峰值的脉冲宽度的第2数据信号、以及设定下降部的台阶形状的第3数据信号；还包括计数器，对根据所述启动触发信号复位的所述同步时钟信号进行计数，根据所述同步时钟信号，至少开展所述启动脉冲输出电路、结束脉冲输出电路和所述第1及第2延迟电路，根据所述启动触发信号和计数输出上升同步/下降同步切换信号来控制所述启动脉冲输出电路，根据所述启动触发信号、第2数据信号、计数输出和上升同步/下降同步切换信号来控制所述结束脉冲输出电路，根据所述第3数据信号及第1数据信号来控制形成所述控制信号的电路，并且下降同步时的所述第2数据信号作为Vm输出的后缘的限界位置设定数据和上升同步时使用的所述第2数据信号之差的数据。6.如权利要求5所述的驱动信号发生电路，其中，所述启动脉冲输出电路包括根据所述启动触发信号产生与所述同步时钟信号同步的第1脉冲的电路；在所述计数器的计数值与所述第2数据信号一致时产生第2脉冲的比较器；以及根据所述上升同步/下降同步切换信号来选择所述第1及第2脉冲的其中一个脉冲，作为启动脉冲输出的第1选择电路，所述结束脉冲输出电路包括根据所述上升同步/下降同步切换信号来选择所述第2数据信号和所述限界位置设定数据的其中一个的第2选择电路；以及在该第2选择电路的输出数据和所述计数器的计数值一致时产生结束脉冲的比较器，所述第1延迟电路对于2≤j≤n(j是整数)的各j产生使所述启动脉冲延迟(j-1)时隙的n-1个延迟输出，所述第2延迟电路对于2≤j≤n的各j产生使结束脉冲延迟j时隙的n个延迟输出，输出所述控制信号的电路根据所述第1及第3数据信号，对于各Vk输出选择所述启动脉冲、或延迟了所述启动脉冲的多个延迟输出中的一个输出、或所述结束脉冲、或延迟了所述结束脉冲多个延迟输出中的一个输出，将它们作为其Vk输出的输出启动脉冲和输出结束脉冲，所述脉冲宽度发生电路将按各Vk输出的输出启动脉冲的定时接通并且按输出结束脉冲的定时关断的信号作为其Vk输出的脉冲宽度信号输出。7.如权利要求1或4所述的驱动信号发生电路，其中，还包括输出电路，该电路根据所述脉冲宽度信号来产生各波峰值输出，在对于2以上的Vk输出同时产生接通信号的情况下，仅产生最大波峰值的输出。8.如权利要求1或4所述的驱动信号发生电路，其中，所述负载是...

【专利技术属性】
技术研发人员：磯野青児，青木正，村山和彦，篠健治，坂本務，
申请(专利权)人：佳能株式会社，株式会社东芝，
类型：发明
国别省市：JP[日本]