一种用于ＬＣＤ驱动电路中双口ＳＲＡＭ操作冲突的仲裁电路结构制造技术

本发明专利技术描述了一种用于ＬＣＤ驱动电路中双口ＳＲＡＭ的操作冲突的仲裁算法。这个算法通过对于在小屏幕驱动电路中的对ＳＲＡＭ不同来源访问的特性分析，得到了一个结构非常简单的算法。本发明专利技术所使用的算法由于针对性极强，所以运算速度非常快，更加重要的是实现本算法的集成电路代价非常小，节约了芯片面积有效的降低了功耗。本发明专利技术的算法可用于几乎所有的小屏幕彩色屏幕的驱动集成电路芯片中，它实现了低功耗，高效率，并可以根据实际要求扩展此电路结构和算法。

【技术实现步骤摘要】

本专利技术应主要用于和RAM(Random Access Memory)相关的领域，主要是相关与双输出端口的SRAM电路中。在LCD驱动电路系统中，一般会使用一种同时具有并行输出能力和串行输出能力的SRAM，所以需要在这类系统中设计一种仲裁电路来处理来自不同单元的不同步地SRAM读写请求。这类仲裁电路需要一定的仲裁机制和算法。对于需要仲裁的SRAM系统，有很多种类的仲裁算法和仲裁电路。主要的实现方法是采用缓冲器结构来驱动这种包含串行和并行接口的SRAM电路。但是，在LCD屏的驱动电路系统中，这种采用缓冲器的办法是不好的。主要是因为本专利技术特别地适用于小屏幕的LCD屏幕的SRAM操作仲裁系统。
技术介绍
OLED和LCD显示屏幕在我们的生活中有非常重要地应用。要建立一个带有LCD显示屏幕的系统，最重要关键的环节就是设计这个系统中的LCD的驱动电路。通常地，小屏幕OLED和LCD显示屏幕大量的应用在彩屏的手机，MP4，等系统中。所以这类集成电路的主要的要求是高速，低功耗，小尺寸。每一个LCD驱动电路系统中必须有一个SRAM来存储显示的数据，同时也必须一种仲裁机制和算法来解决外部处理器对SRAM的读写操作和对显示屏输出数据的异步信号的冲突问题。如图1所示，在LCD驱动电路系统中，SRAM14有两个端口数据总线15和16，其中15是串行数据总线，主要是用来传输外部的处理器对SRAM的读写操作时的数据。另外还有一条数据总线16是并行数据总线，一次可以传输SRAM14中同一行所有存储单元中的数据给显示模块3。为了节约LCD驱动电路系统的芯片面积，本专利技术中涉及的SRAM只设计了一个地址总线和控制总线。作为一个SRAM，在LCD驱动电路系统的SRAM的串行数据总线15和地址控制总线和普通的SRAM没有区别，它使得SRAM可以通过外部总线12获得从外部处理器2读写的数据，也可以使得SRAM获得从内部产生的数据。SRAM14的读写操作和显示模块读数据的操作是使用同一个地址总线和控制总线，所以，本专利技术涉及的仲裁电路主要是来解决不同(来自2和13)的SRAM操作之间(串行读写/并行读)，在“时间域”上冲突，而目的在于不破坏每一次来源不同的SRAM操作，从而使得外部LCD屏幕3能始终通过16及时地得到显示数据。
技术实现思路
一种快速的仲裁算法，应用于LCD驱动电路系统。只要用于控制系统中不同部分对SRAM操作的顺序。在LCD驱动电路系统中，主要有两种对SRAM的操作来源，一个是来源与外部的处理器操作，另外一种是来源与内部的显示模块操作。在本专利技术涉及的LCD驱动电路系统中，外部处理的操作采用了串行接口设计的数据总线，而显示模块的设计采用了并行接口的数据总线。在本专利技术的仲裁器电路中有一种内在的算法来裁决对SRAM操作的顺序和打断机制。本专利技术所提级的算法最大的特点在于具有高速度，小的电路实现代价。这种算法几乎可以应用在所有的具有并行/串行双口SRAM的小屏幕显示驱动电路中。附图说明图1为LCD驱动芯片系统，此驱动芯片电路中包含到外部处理器和LCD屏幕的双口SRAM；图2为LCD驱动芯片系统中SRAM的结构图；此SRAM包含并行输出端口和串行输入/输出端口。本专利技术涉及的SRAM只有一组控制总线和地址总线。图3为仲裁器模块和其他相关模块的详细关系图。图4为仲裁器电路和SRAM电路之间的时序关系图，以及处理器模块和显示部分模块的时序关系图；图5为仲裁器模块的结构图，包含控制模块和可控制通路模块；具体实施方式在阅读以下各方面的详细描述，还包括附图的说明后，本专利技术的这些和其他优点将显现无疑。下面结合附图对本专利技术作详细说明。由于特定的用途，在LCD驱动电路芯片系统中的SRAM与应用于其他的SRAM有显著的不同。图2是在LCD驱动电路芯片系统中使用的双输出端口SRAM141的结构图。本专利技术使用了自行设计的240*160*18位的SRAM141。在并行输出的模式下，我们把一行的数据(160*18位)通过161一起全部输出到显示模块31中，供显示模块在LCD屏幕上扫描一行的色彩。而在串行的模式下，处理器每次通过151-155能够读出或者写入一个地址位置的18位数据。对于这两种不同的访问，是通过156信号来进行选择的。由于这种SRAM的设计应用在LCD驱动电路芯片系统中的时候，外部处理器2和芯片内部的电路是异步电路，也就是说有可能会在同一个时刻发生来自不同单元的对SRAM141的操作，也就是说有可能当SRAM141在送出并行数据的同时有可能接受到来自外部处理器2的读写请求信号(151、155)。对于这种冲突，我们可以不使用可以处理并行访问的高性能的SRAM，取而代之的是采用一个具有高效率的仲裁算法和电路结构。而只使用一个具有双端口输出，但是只有一个地址/控制总线(151-155)的SRAM。这样可以非常有效的简化电路，降低功耗，并且减小芯片面积。在手机等使用小屏幕的LCD显示的应用中，这些特性是更加重要的。在这种应用的定义下，SRAM141的基本结构如图2所示。本专利技术采用的是一种高效率高速度的算法来实现对来源不同的SRAM141访问安排顺序，而不采用任何的缓冲器的结构。图3给出了一个仲裁器的系统结构。在图中显示控制模块131是用来控制显示的。控制模块131接受SRAM142的数据并且把这些数据变成驱动LCD显示屏幕的驱动电压从而产生屏幕上的色彩。显示控制模块131使用SRAM142的并行操作模式，它使用地址总线17向SRAM142发送行地址(在本专利的实现中使用了bank地址模式取代了一部分行地址)。在实际的实现中，如图3所示，131模块将对SRAM的操作请求和地址发送给仲裁器111，然后由仲裁器安排相应的访问请求。在一个LCD驱动电路芯片系统中，我们可以知道显示控制模块131模块访问SRAM142的最高频率，也可以知道外部处理器单元21访问SRAM142的最高频率。同时，我们可以知道，仲裁器模块111对SRAM142的访问操作速度会比其访问源快很多。在图4时序关系中我们可以看到它们之间的详细关系。在图4中，显示控制模块发出一个读请求402，仲裁器收到这个读请求402之后立刻响应。于是仲裁器模块向SRAM发出一个读请求401。同时，仲裁器模块使用“并行/串行选择线403”向SRAM发出另外一个信号，通知SRAM现在正在进行并行的读操作，并且要求SRAM把并行的数据输出锁存在并行输出端口。由于本专利所提及的系统中SRAM的运算速度是最快的，所以在很短的时间之后，SRAM就能结束锁存数据。当SRAM完成数据的锁存以后，仲裁器就把读请求信号拉低，如“下降延405”，由于SRAM的速度非常快，所以仲裁器的完成信号一定会比DISP的完成信号406早到来。如果外部的处理器发出了一个读/写请求404，仲裁器也会用类似的方式来处理，也就是说仲裁器会完成一次对SRAM的操作会比外部处理器的要求快很多。在仲裁器的处理过程中，最重要的一种情况是当来自不同模块的访问同时到达仲裁器模块的时候。在设计这个算法来解决这种冲突的具体的细节之前，应该先了解两种不同来源的对SRAM的访问的性质区别。显示控制模块一次要读出SRAM中一行的全部数据，并且按照行扫描的方式把它显示到LC本文档来自技高网...

【技术保护点】
一种用于ＬＣＤ驱动电路中双口ＳＲＡＭ的操作冲突的仲裁算法，其特征在于能够适用于小屏幕带有ＳＲＡＭ的ＬＣＤ驱动芯片，并且不使用缓存器，能够保证所有的对ＳＲＡＭ的操作请求被完成而不被忽略。

【技术特征摘要】

【专利技术属性】
技术研发人员：林丰成，林昕，余菲，
申请(专利权)人：天利半导体深圳有限公司，
类型：发明
国别省市：94[中国|深圳]