集成电路的再生供电电路制造技术

本发明专利技术涉及一种为带有ｃｌｏｃｋ输入端子的ＣＭＯＳ集成电路提供一种再生供电的方法，其特点是维持逻辑操作的外供源只有两根传输导线，根据ＣＭＯＳ集成电路应用需要，可在传输线的输出端与ＣＭＯＳ集成电路的输入端子ｃｌｏｃｋ、Ｖ↓［ＤＤ］、Ｖ↓［ＳＳ］之间设置积分电路、耦合电路及检波电路，由此分离出交直流信号和再生出直流信号供给ＣＭＯＳ集成电路。它可省略一根传输导线和减化外供电源，此方法在某些应用场合中会明显突出其结构简单、性能可靠，成本低的特点。（*该技术在2010年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种电路的再生供电法。现有技术中，带有clock时钟输入端子的CMOS集成电路，所接收的用来操作CMOS集成电路的clock(或clock)时钟信号源以及为支持CMOS集成电路正确接受操作的电源电压VDD和Vss是由外部输入的。当外供源(clock、VDD、Vss)与CMOS集成电路相距较远的距离时，需用三根相应长度的导线分别将外供源与CMOS集成电路的三个输入端子(VDD、V.ss、clock)相连接。上述这种供电法耗费材料，(即传输导线)，造价比较高。本专利技术的目的在于提供一种集成电路再生供电法，它比现有技术省略一根连接导线以及在特定条件下省略电源电压VDD，并仍能保证CMOS集成电路正常工作。本专利技术的任务是这样实现的一种集成电路再生供电法，包括带有clock输入端子的CMOS集成电路和维持逻辑操作的外供源，其特殊之处在于交直流外供源的二根传输导线的输出端连接有积分电路和耦合电路，由积分电路和耦合电路从外供源中分离出直流电压VDD和时钟信号clock分别供给CMOS集成电路中相对应的输入端子，输入端子Vss则与其中一根导线输出端直接相连;或者交流外供源的二根传输导线的输出端直接与CMOS集成电路的二个输端子clock、Vss相连接，同时在二根传输导线的输出端跨接有检波电路，由检波电路从外供源的时钟脉冲波形中检取出来的直流电压V′DD作为再生的直流电压VDD供给CMOS集成电路。上述积分电路是由将脉冲信号隔离的电阻R1和电容C1串联构成。耦合电路由将直流信号隔离的电容C2构成。检波电路由二极管D和电容C3串联构成。本专利技术与现有技术不同之处在于带有clock时钟输入端子的CMOS集成电路，其外供源与CMOS之间的连接只使用二根导线来完成。当CMOS集成电路中的Vss端子不视为O时，外供源则由clock时钟信号、直流电压V、Vss串联构成。外供源传输导线的输出端与CMOS集成电路之间连接有可分别将外供源交、直流信号分离的积分电路和耦合电路。当CMOS集成电路中的Vss端子视为0时，外供源则只由clock时钟信号源构成，外供源的两根传输导线的输出端跨接有检波电路，由它从时钟脉冲波形中检取出来的直流电压V′DD作为CMOS集成电路的电源电压VDD。本专利技术所述的CMOS集成电路再生供电法，适合于外供源与集成电路相距较远时应用，它用简单的电路取代了外供源的一根连接导线以及在CMOS集成电路中的Vss端子视为0时可省略直流电压VDD。此方法在某些应用场合中便会明显突出其结构简单、性能可靠、成本低的特点。对远距离供电提供了一种简单易行的方法。附图的图面说明附图说明图1为本专利技术的电路原理图。图2为本专利技术CMOS集成电路中Vss端子视为0时的电路原理图。图3为检波电路原理图。图4为图3中检波电容充电曲线示意图。图5为CMOS4000系列的再生供电法的电路原理图。下面结合附图作进一步详述下述方法可在外供源与CMOS集成电路相对较远距离时应用。如图1，此电路原理应用在CMOS集成电路的输入端子Vss不视为0时的场合。外供源由clock时钟信号、直流电压VDD、Vss串联构成，GNO为参考点，在外供源两根传输导线a、b的输出端连接有积分电路，由电阻R1、电容C1构成，由于CMOS器件具有极低的功耗和对电源供电中存在的峰至峰纹波电压极高的容忍限度，因此可通过积分电路将外供源中的脉冲交流信号分隔，直流信号则加在CMOS集成电路的VDD输入端子上，COMS集成电路的clock输入端子与外供源传输导线a之间设有耦合电路，它由电容C2构成，将直流信号隔离，方波脉冲信号经电容c2加在clock端子上。传输导线b的输出端与CMOS集成电路的Vss输入端相连接。如图2图3所示，在CMOS集成电路的应用场合中，大都视输入端子Vss为0，在这种情况下，采用此方法更简单。外供源只由clock时钟信号源构成，外供源的传输导线a的输出端与CMOS集成电路的clock输入端子相连，传输导线b与COMS集成电路的输入端子Vss相连，在两导线之间跨接有由二极管D和电容C3组成的峰值检波电路，其输出端与CMOS集成电路的输入端子VDD相连，利用CMOS器件对电源供电中存在峰至峰纹波电压极高的容忍限度的特点，利用检波电路再生直流电压V′DD，由此可省略外供源的直流电压VDD及一根传输导线。如图4所示是直流电压V′DD形成曲线。由于外供源clock时钟波形是一个周期性矩形脉冲序例，VDD·T′/T是它的付氏直流分量，但不能作为CMOS集成电路的电源，因为它通常只有1/2VDD左右，解决办法是利用峰值检波电路检取直流电压，τ1、τ2分别是峰值检波电容C3的充放电时间常数。τ1＝Rs·C3，τ2＝Rl·C3，Rs为外供源内阻，Rl为负载电阻，通常Rl》Rs，因此易得到T＜τ1《τ2。由图可见，峰值检波电容C3上的电压Vc由初始值0伏上升到V′DD所需周期T的个数及电压V′DD接近于电压VDD的程度均与充放电时间常数τ1、τ2成正比，当τ2》T时，V′DD＝VDD-Vpn＝VDD。如图5所示，在COMS4000系列集成电路中，输入端子VDD的内部已有因其他目的而设置的二极管D，因此在此集成电路中还可省略检波电路中的二极管D，使再生电路更为简单。权利要求1.集成电路再生供电法，包括带有clock输入端子的CMOS集成电路和维持逻辑操作的外供源，其特征在于交、直流外供源的二根传输导线的输出端连接有积分电路和耦合电路。由积分电路和耦合电路从外供源中分离出直流电压VDD和时钟信号clock分别供给CMOS集成电路中相对应的输入端子VDD、clock，输入端子VSS则与其中一根导线输出端直接相连；或者交流外供源的二根传输导线的输出端直接与CMOS集成电路的二个输入端子VSS、clock相连接，同时在二根传动导线的输出端跨接有检波电路，由检波电路从外供源的时钟脉冲波形中检取出来的直流电压VDD作为再生的直流电压VDD供给CMOS集成电路。2.根据权利要求1所述的集成电路再生供电法，其特征在于积分电路是由将脉冲信号隔离的电阻R1和电容C1串联构成。3.根据权利要求1所述的集成电路再生供电法，其特征在于耦合电路由将直流信号隔离的电容C2构成。4.根据权利要求1所述的集成电路再生供电法，其特征在于检波电路由二极管D和电容C3串联构成。全文摘要本专利技术涉及一种为带有clock输入端子的 CMOS集成电路提供一种再生供电的方法，其特点 是维持逻辑操作的外供源只有两根传输导线，根据 CMOS集成电路应用需要，可在传输线的输出端与 CMOS集成电路的输入端子clock、V文档编号H01L23/50GK1056378SQ9010256公开日1991年11月20日 申请日期1990年4月30日 优先权日1990年4月30日专利技术者张守昌 申请人:张守昌本文档来自技高网...

【技术保护点】
集成电路再生供电法，包含带有ｃｌｏｃｋ输入端子的ＣＭＯＳ集成电路和维持逻辑操作的外供源，其特征在于交、直流外供源的二根传输导线的输出端连接有积分电路和耦合电路。由积分电路和耦合电路从外供源中分离出直流电压Ｖ↓［ＤＤ］和时钟信号ｃｌｏｃｋ分别供给ＣＭＯＳ集成电路中相对应的输入端子Ｖ↓［ＤＤ］、ｃｌｏｃｋ，输入端子Ｖｓｓ则与其中一根导线输出端直接相连；或者交流外供源的二根传输导线的输出端直接与ＣＭＯＳ集成电路的二个输入端子Ｖｓｓ、ｃｌｏｃｋ相连接，同时在二根传动导线的输出端跨接有检波电路，由检波电路从外供源的时钟脉冲波形中检取出来的直流电压Ｖ↑［＇］↓［ＤＤ］作为再生的直流电压Ｖ↓［ＤＤ］供给ＣＭＯＳ集成电路。

【技术特征摘要】

【专利技术属性】
技术研发人员：张守昌，
申请(专利权)人：张守昌，
类型：发明
国别省市：91[中国|大连]