用于校正并行/串行接口中的波动的缓冲网制造技术

一种用于输入／输出接口的弹性型先进先出（ＦＩＦＯ）缓冲器网络，使得高链路层时钟频率被赋予这些“并行－串行”高速链路接口的固定发送时钟频率。该网络尤其可以应用于ＩｎｆｉｎｉＢａｎｄ型硬件内的接口部件。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及输入/输出(I/O)数据传输设备，更具体地说，本专利技术涉及I/O数据传输通路中的先进先出(FIFO)缓冲设备
技术介绍
InfiniBand(InfiniBand Trade Association，Portland，Oregon的注册商标)体系结构是对基于通道的、交换结构技术拟定的新通用I/O规范，整个硬件业和软件业均可以采用这种规范。附图说明图1a示出与InfiniBand网络100有关的网络和部件。基于InfiniBand的网络用于满足需要大量带宽的网络应用，例如通过因特网综合了语音、数据和视频的网络应用。InfiniBand体系结构正由包括许多硬件公司和软件公司的InfiniBand Trade Association开发。其鲁棒的分层设计可以使多个计算机系统与外围设备更容易一起作为一个高性能的、高可用性服务器工作。作为以结构为中心的、基于消息的体系结构，InfiniBand最适于多种网络应用中的群集、输入/输出扩展以及本机附件。InfiniBand技术可以用于建立远程卡笼15，也可以连接到附加主机35、路由器40或磁盘阵列。InfiniBand的特征还在于，增强故障隔离、支持冗余以及内置故障切换(failover)能力，从而提供高网络可靠性和可用性。因为以高性能和高可靠性为特征，所以这些设备对包括服务器和存储区网络的大量网络基础设施部件提供解决方案。在图1b中，以示例形式示出部分图1a所示网络内的InfiniBand部件的方框图。这些部件具有分别构成部分目标通道适配器(TCA)10、主机通道适配器(HCA)20、互连交换设备30以及路由器40的各输入/输出接口，它们分别具有包括InfiniBand技术链路协议引擎(IBT-LPE)核心的专用集成电路(ASIC)核心接口，在InfiniBand技术(IBT)网络100中，InfiniBand技术链路协议引擎核心通过链路25将ASIC连接在每个这些部件之间。IBT-LPE核心支持位于较上部的物理层和下部链路层的所有IBT设备要求的大量功能。它还处理达到并且包括以每秒2.5千兆位工作的4宽带链路的全部IBT带宽要求。位于较上部的物理层的IBT-LPE核心(大规模集成电路设计)和ASIC的链路层核心遵守InfiniBandTrade Association在IBTA1.0规范(2001)中设立的标准。利用基于通道的点到点连接，而不利用共享总线、负载以及存储结构，这种体系结构将I/O子系统与存储器去耦合。TCA 10对InfiniBand型数据存储部件和通信部件提供接口。通过利用合作、协同处理方法设计InfiniBand和本机I/O适配器，可以创建利用InfiniBand体系结构的性能优势的InfiniBand适配器。TCA 10对InfiniBand结构提供高性能接口，并且，利用包括队列、共享存储模块以及门铃的非常简单的接口，主机通道与基于主机的I/O控制器进行通信。同时，TCA和I/O控制器用作InfiniBand I/O通道深度适配器。TCA以硬件方式实现在队列之间移动数据以及共享主机总线上的存储器和InafiniBand网络上的分组所需的全部机制。将具有最佳排队的基于硬件的数据移动和与基于主机的I/O控制器功能块并行工作的互连交换优先级仲裁方案组合在一起，可以使InfiniBand适配器的性能最大化。HCA20可以实现从主机总线连接到双1X或者4X InfiniBand网络。这样可以使现有服务器连接到InfiniBand网络并通过InfiniBand结构与其他节点通信。连接到InfiniBand HCA的主机总线集成了双InfiniBand接口适配器(物理层、链路层以及传输层)、主机总线接口、直接存储器目标访问(DMA)引擎以及管理支持。它实现了分层存储器结构，在该分层存储器结构中，将与连接有关的信息存储到直接安装在HCA上的通道设备上(on-device)存储器或通道设备外(off-device)存储器。其特征是，在两个方向上进行适配器流水线标题与数据处理。两个嵌入式InfiniBand微处理器和各独立直接存储器访问(DMA)引擎使得可以同时对数据通路进行接收和发送处理。互连交换机30可以是引入了8个InfiniBand端口和一个管理接口的8端口4X交换机。每个端口均可以连接到另一个交换机、TCA10或者HCA20，从而实现了具有多个服务器和外围设备在基于InfiniBand的高性能网络内一起工作的配置。互连交换机30集成了每个端口的物理层和链路层，并且执行滤波、映射、排队以及仲裁功能。它包括多点广播支持以及性能和差错计数器。管理接口连接到实现配置和控制功能的管理处理器。互连交换机30通常可以提供64千兆位的最大集合通道吞吐量，它集成了缓冲存储器，并且每个端口支持多达4个数据虚拟通路(VL)和一个管理VL。图2示出用于将InfiniBand传输媒体280(图1b所示的链路25)连接到专用集成电路(ASIC)240(例如，TCA10、HCA20、交换机30、路由器40等，如图1b所示)的核心逻辑210。利用以下披露的专利技术改进图2所示的核心逻辑210。图2所示的核心逻辑210不一定是现有技术，并且，在提交本专利技术时，它通常可能不被本
内的普通技术人员所知。尽管在图2中将核心逻辑210与ASIC240分开示出，但是本
内的普通技术人员明白，核心逻辑通常是ASIC的一部分。接收和发送数据传输媒体时钟280可以以不同的频率运行(例如，接收通道为250MHz+/-百万分之100，而核心逻辑210发送数据通道可以以250MHz运行)。此外，与ASIC240时钟速度相比(例如，312MHz)，核心逻辑210又可以以不同的频率工作。为了适应所处理的各数据信号的不同速率，核心逻辑210包括串行化部分270，串行化部分270包括串行化/去串行化单元225、227。这种串行化/去串行化单元的结构和运行过程为本
内的普通技术人员所知，因此，为了不使本专利技术的显著特征无谓的模糊不清，在此不对它们做详细说明。InfiniBand传输媒体280由形成链路25的大量串行传输通路构成。接收串行化/去串行化单元225去串行化来自传输媒体280的信号，并充分进行变换以将频率降低到核心逻辑210可以接受的频率。例如，如果串行化/去串行化接收单元225运行以便一次去串行化10位，则出现10比1的降低，这样将传输媒体280上每秒2.5千兆位的速度降低到核心逻辑210可以接受的250MHz频率。核心逻辑210还包括频率校正单元260。沿传输媒体280传播的信号的频率不可能始终以该线速出现，但是它可以少许高于或者低于要求的频率(例如，至多高于或者低于百万分之100)。频率的这种不一致性会通过串行化/去串行化单元225传送。频率校正单元261包括FIFO缓冲器，FIFO缓冲器261缓存串行化/去串行化单元225输出的信号，以将250MHz均匀频率的信号送到上部链路层逻辑250。上部链路层逻辑250包括附加FIFO缓冲器251，附加FIFO缓冲器251将频率校正单元260输出的信号的频率变换为ASIC240可以接受的频率。在信号从ASIC240传输到传输本文档来自技高网...

【技术保护点】
一种用于在并行－串行体系结构中的传输媒体与处理器之间提供通信的核心，所述核心包括：逻辑层；至少一个串行通路，用于将所述逻辑层连接到所述传输媒体；以及至少一个缓冲器，插入每个串行通路中，其中每个缓冲器对所述传输媒体内的波动进行校正，并改变沿所述串行通路处理的信号的频率。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：格里戈里J曼，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]