用于布局虚拟金属填充物同时保证器件匹配和/或限制电容增加的系统和方法技术方案

本发明专利技术披露了用于布局虚拟金属填充物同时防止对器件匹配的干扰，以及选择性地限制电容增加的系统和方法。用于在集成电路制造过程中对虚拟填充物进行定位的计算机自动化方法，通常包括：接收集成电路的版图和集成电路器件匹配的规格以作为输入，并且根据虚拟规则，将虚拟填充物定位到集成电路中，同时保证器件的匹配。对虚拟填充物进行定位包括：将虚拟填充物沿至少一个对称轴进行定位，其中器件匹配沿至少一个对称轴；以及对所述虚拟填充物进行定位，从而保证重复元件的匹配性，其中器件匹配为重复匹配的元件。该方法还包括：将至少一个集成电路线网指定为临界线网，至少一个临界线网仅为所有的集成电路线网的一个子集；从版图文件中，确定对应于各个临界线网的金属导体；以及为每个所确定的金属导体，描绘一个从金属导体延伸最小线网阻挡距离（ＮＢＤ）的线网阻挡禁区，其中定位步骤包括将虚拟填充物定位到线网阻挡禁区之外。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术总的说来涉及半导体加工工艺。更为具体地说，本专利技术披露了用于布局模拟金属填充物同时防止对器件匹配的干扰，并且选择性地限制电容的增加的系统和方法。
技术介绍
通常说来，集成电路的制造过程涉及一系列的分层过程，在这些过程中，金属、电介质、和其他材料被施加到半导体晶片的表面，以形成分层的互连结构。用半导体晶片制成的集成电路通常包括夹层电路，其包括多条穿过多个用金属填充通孔相连的层的金属线。因此，制造过程中的一个关键步骤在于形成互连结构，其将集成电路器件的各层之间连接起来，使得集成电路器件具有很高的复杂性和电路密度。尤其在亚0.35μm半导体器件制造过程中，为了避免减少后续的分层步骤中的过程中的成品率，在后续的分层步骤之前，使集成电路的每一层都具有较好的平面度是很重要的。经过平面化处理的表面通常需要保持一个必需的聚焦光刻深度水平，以用于后续的步骤，从而确保金属互连结构在整个成形步骤中不会变形。举例来说，通常应用镶嵌法来使各层之间的互连结构金属化。镶嵌法涉及在平面电介质层内蚀刻通孔或沟槽图案，直至到达器件的活性区域。为了填满所蚀刻的通孔或沟槽，多余的金属通常沉积在整个半导体晶片表面。然后，对金属层的多余部分进行研磨，并将其从形成图案的表面上除去，留下细金属线作为互连结构。与制造过程的其它步骤一样，经过研磨的互连结构镶嵌层是平的也很重要。为了获得制造超高密度的集成电路所必须的平面度，使用化学-机械研磨或抛光(CMP)工艺来使位于基板上的薄膜或层的外形平面化。一般来说，CMP工艺是一种研磨工艺，其涉及到通过在化学磨浆存在的情况下，施加可控的压力，使磨光垫和晶片彼此相对进行旋转，从而将材料从半导体晶片上有选择地除去。利用CMP，既可以在氧化物上也可以用在金属上产生优良的局部平面。在CMP过程之后，经过磨光的表面就可以准备好进行后续的工艺步骤了，例如增加更多的层。然而，由CMP过程产生的平面外形通常依赖于底层的图案密度，因此而产生的变化可大于30％～40％。例如，在Ouma等人发表在“互连技术会议论文集(Proc.of Interconnect TechnologyConference)”1998年2月刊，第67～69页上的“CMP电介质平面化的集成特征和建模方法(An Integrated Characterization AndModeling Methodology for CMP Dielectric Planarization)”一文中讨论了这种对底层的依赖性，其全文结合于此作为参考。一种减少由于图案依赖性引起的CMP平面外形变化的方法使用了虚拟金属填充物(dummy metal fill)。特别的，在CMP过程之前，将虚拟金属填充物或部件设置到晶片上，以使IC芯片的图案密度更为均匀，也就是说，使得整个版图的本征密度变得平均。均匀的本征密度提高了晶片在诸如CMP的某些操作过程中的加工均匀度。因此，虚拟金属填充物可帮助减少CMP之后由于图案的依赖性产生的外形变化。通常根据传统的虚拟填充规则来布局虚拟填充物，将密度均匀的虚拟物设置到可用的位置(即基于规则的虚拟填充)。例如，可参见Lee等人在2001年12月刊的IEDM2001上发表的“流动虚拟填充物的效果分析从特征比例分析到全芯片RC提取(Analyzingthe Effects of Floating Dummy-FillsForm Feature Scale Analysis toFull-Chip RC Extraction)”，其全文结合于此作为参考。然而，这种基于规则的虚拟填充存在这样一个问题，所允许的虚拟填充密度的范围相对来说很大，使得每一次设计通常都需要通过大量的实验来确定。基于模型的虚拟填充同样可以用来减少由于图案依赖性所引起的CMP平面外形变化。由于CMP平面外形通常与由研磨垫的转动引起的平均效应产生的有效图案密度成比例，因此基于模型的虚拟填充通过选择性地插入虚拟填充物，而获得处于预定范围内的有效密度，可减小大的平面外形变化。例如，参见Tian等人在2001年7月出版的“IEEE集成电路和系统的计算机辅助设计学报(IEEETransactions on Computer-Aided Design of Integrated Circuits andSystems)”第20卷、第7期pp.902-910上发表的“氧化物化学-机械研磨可制造性的基于模型的虚拟填充物布局(Model-BasedDummy Feature Placement for Oxide Chemical-Mechanical PolishingManufacturability)”，其全文结合于此作为参考。然而，嵌入的虚拟金属填充物对电场产生了有害的影响，并增加了初始金属线的电容。在某些长临界线网(long critical net)中，线网电容的增加量可超过25％。有些线网横跨整个芯片，而对芯片临界性能产生影响。通常的临界线网为诸如时钟的全局控制信号。通常来说，长互连网的总延迟由互连RC延迟所控制，使得总的线网延迟与线网电容的增加成正比。因此，线网延迟增加25％即足以引起电路功能的故障。如上面提及的Tian等人发表的文章中所提到的，电容随着虚拟金属与初始金属线之间的距离增加而迅速降低。为了降低电容的增加量，Tian提出了一种基于模型的虚拟金属填充方法，其使得器件内的初始金属线与虚拟金属之间的距离在可用区域限制内达到最大。由Tian提出的该方法试图降低所有的线网的电容增加。然而，很难降低所有线网的电容增加，并且Tian提出的方法也不能保证将长定时临界线网的电容增加量降低到一个指定的范围内。所插入的虚拟金属填充物同样可对初始的电路或器件设计的其他特征带来不利的影响。因此，需要用于提高经过CMP之后的平面外形均匀度、同时保证或维持电路或器件特征的系统和方法。
技术实现思路
本专利技术公开了用于布局虚拟金属填充物同时防止对器件匹配的干扰，以及选择性地限制电容增加的系统和方法。该系统和方法考虑了虚拟填充金属带来的影响，其中虚拟填充金属被转移到印刷在晶片上的结构上，从而限制了对器件匹配的干扰，并且选择性地限制了电容的增加。应该知道，本专利技术可以通过多种方式来实施，包括作为工艺、装置、系统、设备、方法或者诸如计算机可读存储介质或计算机网络的计算机可读介质，在计算机网络中，指令通过光或电通信线路来进行发送。以下描述了本专利技术的多个专利技术实施例。一种在集成电路制造过程中对虚拟填充物进行定位的计算机自动化方法，通常包括接收集成电路的版图和集成电路器件匹配的规格以作为输入，并且根据虚拟规则，将虚拟填充物定位到集成电路中，同时保证器件的匹配。例如，集成电路可通过具有至少一个对称轴而具有器件匹配性，其中集成电路沿对称轴具有器件匹配对称性。在另一个例子中，集成电路通过具有重复匹配器件而具备器件匹配，其中重复方式可为行、列、或阵列。因此，虚拟填充物的定位可包括将虚拟填充物沿至少一个对称轴定位，其中器件匹配正是通过沿对称轴而得以实现，然后对虚拟填充物定位以保证重复器件的匹配，其中器件匹配为重复匹配的器件。为了同样对由虚拟填充物引起的电容增加进行限制，该方法可选择性地包括指定至少一个集成电路线网作为临本文档来自技高网...

【技术保护点】
一种用于在集成电路制造过程中对虚拟填充物进行定位的计算机自动化方法，包括以下步骤：接收所述集成电路的版图和所述集成电路的器件匹配的规格作为输入；以及根据虚拟规则，将所述虚拟填充物定位到所述集成电路中，同时保证器件的匹配性。

【技术特征摘要】
US 2002-3-12 10/097,978;US 2002-5-30 10/158,6171.一种用于在集成电路制造过程中对虚拟填充物进行定位的计算机自动化方法，包括以下步骤接收所述集成电路的版图和所述集成电路的器件匹配的规格作为输入；以及根据虚拟规则，将所述虚拟填充物定位到所述集成电路中，同时保证器件的匹配性。2.根据权利要求1所述的方法，其中所述器件匹配的规格选自由至少一个对称轴的规格和所述集成电路的重复匹配元件的规格组成的组，其中所述集成电路沿所述对称轴具有器件匹配性。3.根据权利要求2所述的方法，其中定位所述虚拟填充物的步骤包括将所述虚拟填充物沿至少一个对称轴进行定位，其中所述器件匹配的规格包括至少一个对称轴的规格；以及对所述虚拟填充物进行定位，从而保证所述重复元件的匹配性，其中所述器件匹配的规格包括所述集成电路的重复匹配元件的规格。4.根据权利要求1所述的方法，还包括以下步骤将至少一个所述集成电路线网指定为临界线网，所述至少一个临界线网仅包括所有的所述集成电路线网的一个子集；从所述版图文件确定对应于每个临界线网的金属导体；以及对于每个所确定的金属导体，描绘一个从所述金属导体延伸最小线网阻挡距离的线网阻挡禁区，其中所述虚拟填充物的定位步骤包括将所述虚拟填充物定位到所述线网阻挡禁区之外。5.一种用于在集成电路制造过程中对虚拟填充物进行定位的计算机自动化方法，包括以下步骤读取一个用于指定所述集成电路的版图的版图文件；将所述集成电路线网中的至少一个指定为临界线网，所述至少一个临界线网仅包括所有的所述集成电路线网的一个子集；从所述版图文件确定对应于每个集成电路线网的金属导体；对于每个所确定的金属导体，描绘一个从所述金属导体延伸最小线网阻挡距离的线网阻挡禁区；以及根据虚拟规则，将所述虚拟填充物定位到所述线网阻挡禁区之外。6.根据权利要求4或5所述的方法，还包括接收用于至少一个将被指定的临界线网的临界线网输入的步骤，所接收的输入是来自用户和CAD工具输出中的一个。7.根据权利要求4或5所述的方法，还包括从用户和软件程序输出中的一个接收所述最小线网阻挡距离，以作为输入。8.根据权利要求4或5所述的方法，还包括设定所述最小线网阻挡距离。9.根据权利要求4或5所述的方法，还包括接收最大允许电容增量；以及确定所述最小线网阻挡距离，以将所述最大电容增量限制为所述设定的最大允许电容增量。10.根据权利要求9所述的方法，其中确定所述最小线网阻挡距离的步骤包括应用电容模拟软件。11.根据权利要求10所述的方法，其中所述电容模拟软件为PASCALTM和RAPHAELTM中的一种。12.根据权利要求9所述的方法，其中确定所述最小线网阻挡距离的步骤包括仅计算所述至少一个集成电路线网。13.根据权利要求4或5所述的方法，其中所述确定步骤包括确定所有的对应于所述至少一个指定的临界线网的金属导体。14.根据权利要求4或5所述的方法，其中所述确定步骤包括使用所述版图文件进行线网跟踪法和标记法中的一种。15.根据权利要求14所述的方法，其中所述确定步骤包括线网跟踪法，其中，所述版图文件为GDS-II格式，以及所述确定步骤包括标记法，其中，所述版图文件包含线网连接信息。16.根据权利要求14所述的方法，其中当所述版图文件包括线网连接信息时，所述版图文件为带注释的GDS-II格式和LEF/DEF格式中的一种。17.根据权利要求4或5所述的方法，其中所述线网阻挡禁区包括至少一个位于指定信号线网层和任意其它层内的阻挡区域，所述信号线网层包含有相应的金属导体，任意其它层位于距离所述相应的金属导体所述最小线网阻挡距离以内。18.根据权利要求4或5所述的方法，其中所述虚拟填充物的定位步骤包括应用基于模型的虚拟填充过程和基于规则的虚拟填充过程中的至少一种。19.一种在集成电路制造过程中对虚拟填充物进行定位的系统，包括用于接收数据的输入端，所述数据包括所述集成电路的版图和所述集成电路的器件匹配的规格；以及虚拟填充定位器，其根据虚拟规则将所述虚拟填充物定位到所述集成电路中，同时保证器件的匹配性。20.根据权利要求19所述的系统，其中所述器件匹配的规格选自由所述至少一个对称轴的规格和所述集成电路的重复匹配元件的规格组成的组，其中所述集成电路沿所述对称轴具有器件匹配性。21.根据权利要求20所述的系统，其中所述虚拟填充定位器根据虚拟规则，通过将所述虚拟填充物沿所述至少一个对称轴进行定位，并对所述虚拟填充物进行定位来保证所述重复元件的匹配，从而保证器件的匹配性，其中，所述器件匹配的规格包括所述至少一个对称轴的规格，所述器件匹配的规格包括所述集成电路的重复匹配元件的规格。22.根据权利要求19所述的系统，其中所述输入数据同样将至少一个所述集成电路线网指定为指定临界线网，所述至少一个临界线网仅包括所有的所述集成电路线网中的一个和少于全部数目的子集，还包括金属导体确定处理器，用于从所述版图文件中确定对应于每个指定临界线网的金属导体；以及禁区处理器...

【专利技术属性】
技术研发人员：吴寿英，
申请(专利权)人：优比泰克公司，
类型：发明
国别省市：US[美国]