引脚共用系统技术方案

引脚共用系统包含一集成电路、第一装置、第二装置、存储器装置、第一组接线、第二组接线、以及第三组接线。集成电路包含一第一引脚组与第二引脚组。第一装置包含第一组数据引脚。第二装置包含一组输出入数据地址引脚。存储器装置包含一组低地址引脚、一组高地址引脚与一组存储器数据引脚。第一组接线连接第一组数据引脚与低地址引脚组至第一引脚组。第二组接线连接存储器数据引脚组与输出入数据地址引脚组至第二引脚组。第二组接线还包含连接于输出入数据地址引脚与第二引脚组间的寄存器，该寄存器用以暂时存储一组地址信息，随后将所存储的地址信息传送至第二装置。第三组接线连接高地址引脚组与寄存器至第二引脚组。

【技术实现步骤摘要】

本专利技术关于一种引脚共用系统，用来共用外围设备与集成电路间连接的线路。
技术介绍
随着半导体制造技术突飞猛进，一般集成电路的功能也越来越复杂，甚至有些集成电路可以控制许多个装置。然而当多个装置与集成电路相连接时却产生一个问题，那就是集成电路对外相连的引脚数目受到集成电路封装技术的限制常常不敷使用，因此有些引脚就必须设计可以让数个装置共用。所以，引脚共用系统为计算机中常见的结构。引脚共用系统可能包含数个外围设备，以及一个通常为中央处理器的集成电路。各外围设备受集成电路控制，因而需要数目不等的接线连接集成电路的引脚以及外围设备的引脚以传输信号。其中集成电路的引脚因为被数个外围设备所共用，因而就必须避免信号于集成电路与数个外围设备传递过程中产生冲突。例如美国专利第6,044,412号所公开的技术，引脚共用系统可应用于动态存储媒体(Dynamic Memory Device，例如CD-ROM)，与静态存储媒体(StaticMemory Device，例如ROM)等外围设备之间。然而由于数个外围设备的引脚共用同一条接线，共用同一接线的数个装置将无法同时与集成电路连通，以致于此种引脚共用系统的多个外围设备常受限于共用接线而处于闲置状态。如果能令部分外围设备于分享接线或引脚的同时，亦能同时被集成电路所控制，则计算机系统整体的效能将因而提高。
技术实现思路
本专利技术关于一种引脚共用系统，用来共用外围设备与集成电路间连接的线路。引脚共用系统包含一集成电路、第一装置、第二装置、存储器装置、第一组接线、第二组接线、以及第三组接线。集成电路包含一第一引脚组与第二引脚组。第一装置包含第一组数据引脚。第二装置包含一组输出入数据地址引脚。存储器装置包含一组低地址引脚、一组高地址引脚与一组存储器数据引脚。第一组接线连接第一组数据引脚与低地址引脚组至第一引脚组。第二组接线连接存储器数据引脚组与输出入数据地址引脚组至第二引脚组。第二组接线还包含连接于输出入数据地址引脚与第二引脚组间的寄存器，该寄存器用以暂时存储一组地址信息，随后将所存储的地址信息传送至第二装置。第三组接线连接高地址引脚组与寄存器至第二引脚组。本引脚共用系统可使集成电路同时控制一个以上外围设备，并使集成电路的数个引脚可以被数个外围设备所共用，以提高外围设备使用的效率以及降低集成电路所须的接脚数目。附图说明图1为本专利技术引脚共用系统第一实施例的示意图。图2为图1集成电路的示意图。图3为本专利技术引脚共用系统第二实施例的示意图。图4为本专利技术引脚共用系统第三实施例的示意图。附图标号说明10引脚共用系统12集成电路14第一装置16第二装置18存储器装置 20第一引脚组22第二引脚组 26第一组数据引脚28输出入数据地址引脚 30低地址引脚32高地址引脚 34存储器数据引脚40第一组接线 42第二组接线44第三组接线 46寄存器50引脚选择模块52控制模块54裁决器 56存储器控制器58第一装置控制器 60第二装置控制器66第四组接线 68第一逻辑门70第二逻辑门 72读取引脚74写入引脚76存储器控制引脚 80第三逻辑门 82装置控制接脚221集成电路地址引脚 222集成电路数据引脚223集成电路控制引脚281第二装置数据输入引脚282第二装置数据输出引脚283第二装置地址引脚具体实施方式请参阅图1，图1为本专利技术引脚共用系统10第一实施例的示意图。引脚共用系统10包含集成电路12，第一装置14，第二装置16，以及存储器装置18等外围设备。集成电路包含第一引脚组20与第二引脚组22。第一装置14具有第一组数据引脚26，第二装置16具有一组输出入数据地址引脚28，存储器装置18包含一组低地址引脚30、一组高地址引脚32与一组存储器数据引脚34。根据本专利技术的引脚共用系统10具有第一组接线40，第二组接线42，以及第三组接线44，用以连接集成电路12与第一装置14，第二装置16，以及存储器装置18。第一组接线40连接第一组数据引脚26与低地址引脚组30至第一引脚组20。第二组接线42用以连接存储器数据引脚组34与输出入数据地址引脚组28至该集成电路12的该第二引脚组22。第二组接线42还包含一寄存器46，连接于输出入数据地址引脚组28与第二引脚组22之间，可暂时性地存储数据，随后将数据闩锁。其中该组输出入数据地址引脚28包含一组第二装置数据输入引脚281，一组第二装置数据输出引脚282，以及一组第二装置地址引脚283，而该寄存器46则连接于该组第二装置地址引脚283与该第二组引脚22之间。第三组接线44用以连接该组高地址引脚32与第二组接线42的寄存器46至第二引脚组22。其中，集成电路12的第二引脚组22可包含一组集成电路地址引脚221与一组集成电路数据引脚222，使得该第二组接线42连接至第二引脚组22的该组集成电路数据引脚222，而该第三组接线44则可连接至第二引脚组22的该组集成电路地址引脚221。表一为各组接线与第一装置14，第二装置16，以及存储器装置18共享连接线表表一 请参阅表一，由表一可知第一组接线40，第二组接线42，以及第三组接线44被第一装置14，第二装置16，以及存储器装置18的共享程度。于本引脚共用系统中，第一装置14，与第二装置16并未共用任何一组接线。第一组接线40由存储器装置18的低地址引脚30与第一装置14的数据引脚26分享以传输数据至集成电路12的第一引脚组20。第二组接线42由存储器装置18的存储器数据引脚34与第二装置16的输出入数据地址引脚28分享以传输数据至第二引脚组22的该组集成电路数据引脚222。第三组接线44则连接存储器装置18的高地址引脚32及第二组接线42上的寄存器46至第二引脚组22的该第一组集成电路地址引脚221。此时，集成电路12的第一引脚组由第一装置14与存储器装置18共用，集成电路12的集成电路地址引脚221以及集成电路数据引脚222由第二装置16与存储器装置18共用。表二为本专利技术引脚共用系统10装置使用与信号对照表。表二 根据表二的描述，横轴为引脚共用系统10的外围设备使用状态，纵轴则表示三组接线中所传输的信号。当存储器装置18被使用时，第一组接线40用以传输低地址信号，第二组接线42用以传输存储器数据信号，第三组接线44用以传输高地址信号至存储器装置18。当第一装置14被使用时，第一组接线40用以传输数据信号。当有数据欲写入该第二装置16时，第二组接线42用以分时地传输数据或地址信号至第二装置16，第三组接线44则用以传输地址闩锁指令(AddressLatch Enable，ALE)至寄存器46。此时，第二组接线42于第一时间将地址信号传输至寄存器46寄存，并且等候等候地址闩锁指令，而第三组接线44传输地址闩锁指令至寄存器46以使地址数据得以被传输至第二装置16的该组第二装置地址引脚283。于第二时间时，第二组接线42将另一数据信息传输至第二装置16的该组第二装置数据输入引脚281。由于第一装置14与第二装置16无共用的接线或引脚，因此引脚共用系统10的第一装置14与第二装置16可同时运作。请参阅图2，图2为图1集成电路12的示意图。集成电路12用以决定存储器装置本文档来自技高网...

【技术保护点】
一种引脚共用系统，该引脚共用系统包含：一集成电路，该集成电路包含一第一引脚组与一第二引脚组；一第一装置，该第一装置包含一第一组数据引脚；一第二装置，该第二装置包含一组输出入数据地址引脚；一存储器装置，该存储器 装置包含一组低地址引脚、一组高地址引脚与一组存储器数据引脚；一第一组接线，连接该第一组数据引脚与该组低地址引脚至该集成电路的该第一引脚组；一第二组接线，连接该组存储器数据引脚与该组输出入数据地址引脚至该集成电路的该第二引脚组 ，其中该第二组接线包含一寄存器，连接于该组输出入数据地址引脚与该第二引脚组之间，用以暂时存储一组地址信息，并于接收一地址闩锁指令时，将所存储的该组地址信息传送至该第二装置；以及一第三组接线，连接该存储器装置的高地址引脚与该第二组接线 的寄存器的闩锁指令至该集成电路的该第二引脚组。

【技术特征摘要】
1.一种引脚共用系统，该引脚共用系统包含一集成电路，该集成电路包含一第一引脚组与一第二引脚组；一第一装置，该第一装置包含一第一组数据引脚；一第二装置，该第二装置包含一组输出入数据地址引脚；一存储器装置，该存储器装置包含一组低地址引脚、一组高地址引脚与一组存储器数据引脚；一第一组接线，连接该第一组数据引脚与该组低地址引脚至该集成电路的该第一引脚组；一第二组接线，连接该组存储器数据引脚与该组输出入数据地址引脚至该集成电路的该第二引脚组，其中该第二组接线包含一寄存器，连接于该组输出入数据地址引脚与该第二引脚组之间，用以暂时存储一组地址信息，并于接收一地址闩锁指令时，将所存储的该组地址信息传送至该第二装置；以及一第三组接线，连接该存储器装置的高地址引脚与该第二组接线的寄存器的闩锁指令至该集成电路的该第二引脚组。2.如权利要求1所述的引脚共用系统，该集成电路控制该第一组接线、该第二组接线以及该第三组接线相通多个信号至该存储器装置、该第一装置与该第二装置的顺序，以使该集成电路得以同时与该第一装置以及该第二装置相通。3.如权利要求2所述的引脚共用系统，其中该集成电路包含一控制模块，包含一存储器控制器，一第一装置控制器，以及一第二装置控制器，以决定该存储器装置，该第一装置与该第二装置的使用顺序；以及一引脚选择模块，连接至该控制模块，以选择该第一组接线，该第二组接线，或该第三组接线以传送该多个信号。4.如权利要求1所述的引脚共用系统，其中该第二引脚组包含一组集成电路地址引脚与一组集成电路数据引脚，该第二组接线连接至该组集成电路数据引脚，而该第三组接线连接至该组集成电路地址引脚。5.如权...

【专利技术属性】
技术研发人员：蔡忠宏，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]