可编程核版图自动生成方法技术

本发明专利技术属于版图自动生成技术领域，具体为一种可编程核版图自动生成方法。该方法包括：由可编程核的结构描述和基本单元库，生成四输入ＬＵＴ、输入连接盒、输出连接盒以及开关盒，得到电路网表并以Ｖｅｒｉｌｏｇ文件形式输出。然后按照从下往上、从左到右的顺序，基于重复单元采用Ｏ－Ｔｒｅｅ算法进行布图。再把编程点连接到最近的ＳＲＡＭ。结果以ＤＥＦ文件形式输出，并将该文件导入到布线工具中进行布线，进而得到可编程核的版图。本发明专利技术方法可缩短系统开发时间，降低系统开发成本。

【技术实现步骤摘要】

本专利技术属版图自动生成
，具体涉及一种可缩短系统开发周期、降低系统开发成本的。
技术介绍
面向特定应用领域的集成电路设计(ASIC)，具有性能高、功耗低的优点，但所设计的电路不具有可重配置性。一旦用户要求发生变化，电路就要重新设计，因为用于生产集成电路的整套掩模板必须更换。因此，系统开发时间长，所投入的人力成本、系统测试成本高。现场可编程门阵列(FPGA)，与ASIC相比，性能低、功耗大，但电路具有可重配置性。当用户所要求的逻辑功能发生变化时，电路的硬件结构并不需要重新设计。用户只需要在FPGA的软件系统中重新设计电路，然后通过下载电缆把配置信息写入SRAM(StaticRamdon Access Memory)，即可使电路具有不同的逻辑功能。生产FPGA电路所需要的整套掩模板并不会因为电路逻辑功能的变化而更换。因此使用FPGA开发系统能够缩短开发时间，降低系统测试成本。把可重配置功能融入ASIC电路中，当要求电路功能发生变化，并且该变化在所设计的应用领域范围内时，可以通过对电路重新配置，从而使电路具有所要求的功能。可重配置ASIC电路的应用范围比ASIC电路广，性能和功耗均优于FPGA。由于是面向特定应用领域，可重配置ASIC电路中的可编程核必然有特定的要求。如果完全由人工生成可编程核版图，那么系统的开发周期必定很长。
技术实现思路
本专利技术的目的在于提出一种能够缩短系统开发周期、降低系统开发成本的可编辑核版图自动生成方法。本专利技术提出的，是根据用户输入的可编程核结构描述、面积约束以及基本单元库，自动生成可编程核版图。(附图1)其基本步骤为由可编程核的结构描述和基本单元库，生成四输入LUT、输入连接盒、输出连接盒以及开关盒，得到电路网表并以Verilog文件形式输出。然后按照从下往上、从左到右的顺序，基于重复单元采用O-Tree算法进行布图。在进行布图的时候，利用下载编程SRAM的等价性，不考虑SRAM与编程点之间的连接。在布图完成后，把编程点连接到最近的SRAM。布图结果以DEF文件形式输出，该文件可以导入到布线工具中进行布线，进而得到可编程核的版图。整个过程中，用户只需输入结构描述文件和面积约束文件，可编程核版图就可以通过计算机运行得到，因此可编程核的开发将比人工开发快得多。附图说明图1为本专利技术的流程框图。图2为四输入LUT结构图。图3为1选2多路选择器结构图。图4为1选4多路选择器结构图。图5为一个4×8的矩阵开关盒对应的两分图。图6为4×8的矩阵开关盒图示。图7为电路中各元件的连接关系图示。图8为左下角重复单元布局图示。图9为右下角重复单元布局图示。图10为左上角重复单元布局图示。图11为右上角重复单元布局图示。图12为生成版图。具体实施例方式本专利技术提出的，具体实施步骤如下步骤1文件输入a)可编程核结构描述1.重复单元阵列的行数和列数，2.各行，各列的布线通道宽度，3.用于编程下载的SRAM的地址线和数据线的宽度，4.可编程核地址线和数据线输入端口的位置；，b)基本单元库1.2选1多路选择器，2.4选1多路选择器，3.或非门，4.非门，5.三态门，6.2×2的通用型开关盒， 7.4单元的SRAM存储器；c)面积约束1.可编程核版图面积，2.版图面积长宽比，步骤2单元内电路生成a)四输入LUT4个4选1多路选择器并排构成第一级，1个4选1多路选择器构成第二级，LUT的四个输入端平均分成两组，分别与第一级和第二级的选择控制端相连接；(附图2)b)输入连接盒用2选1多路选择器和4选1多路选择器构成2L选1输入多路选择器(其中L是正整数)，并把多路选择器的数据输入端连接到布线通道，选择控制端连接到下载编程的SRAM，输出端连接到LUT的输入端，从而实现布线通道到LUT输入的全连通；其中，输入多路选择器构造可采用如下构造法则 M4，4选1多路选择器，M2，2选1多路选择器，S，编程多路选择，来自SRAM，S|ij，S中的第i个元素到第j个元素所构成的向量，I，来自布线通道的输入，I|ij，I中的第i个元素到第j个元素所构成的向量，n，布线通道中的布线线段数，c)输出连接盒用1选2多路选择器(附图3)和1选4多路选择器(附图4)构成1选2L输出多路选择器(其中L是正整数)，并把多路选择器的数据输入端连接到LUT输出端，选择控制端连接到下载编程的SRAM，输出端连接到布线通道，从而实现LUT输出到布线通道的全连通；其中，输出多路选择器可采用如下构造法则 D4，1选4多路选择器，D2，1选2多路选择器，S，编程多路选择，来自SRAM，S|ij，S中的第i个元素到第j个元素所构成的向量，O，到布线通道的输出，O|ij，O中的第i个元素到第j个元素所构成的向量，n，布线通道中的布线线段数；d)开关盒用2×2的通用型开关盒构造所需要的开关盒。假设水平布线通道的宽度是2m，垂直布线通道宽度为2n。则在其交叉点上需要一个2m×2n的开关盒。首先引入一个两分图(H，V，E)，其中顶点集H和V中的每一个顶点分别代表水平及垂直布线通道中的一对布线线段，所以有|H|＝m及|V|＝n。E是边的集合，如果对于两个顶点h∈H，和v∈V，存在(h，v)∈E，则说明h和v所代表的布线线段对可以通过一个2×2的开关盒进行选通。生成开关盒结构的问题可以表述为给定H和V，确定E，使得对于v∈H∪V，都有d(v)＞0，并且max(d(v))|v∈H∪V取值最小，其中d(v)为顶点v的度。采用如下的步骤确定两分图得到矩形SB的结构1.初始的两分图为(H，V，φ)2.选择两个顶点h∈H及v∈V，满足d(h)＝min(d(h′))|h′∈H及d(v)＝min(d(v′))|v′∈V3.使E＝E∪(h，v)4.如果满足v∈H∪V，d(v)＞0则结束，否则重复步骤2一个4×8的矩阵开关盒及其对应的两分图见附图5。在两分图中，上排的4个顶点及下排的2个顶点分别与垂直布线通道内的8根布线线段及水平布线通道内的4根布线线段对应。例如，顶点“v1&v2”代表垂直布线通道内编号为1及2的一对布线线段，而顶点“h1&h2”则代表水平布线通道内编号为1及2的一对布线线段。当这两个顶点之间有边连接的时候，则表示在两队布线线段的交叉点上有一个2×2开关盒进行选通(附图6)。e)SRAM调用库中的4单元SRAM存储器。步骤3生成网表建立可编程核中各电路元件之间的连接关系，每一电路元件都来自于基本单元库。所述的电路连接包含两部分内容a)重复单元内的电路连接每一重复单元都由基本单元库中的元件连接而成，描述重复单元内库元件之间的连接关系。b)可编程核版图的电路连接整个可编程核版图由基本单元库中的元件连接而成。以Verilog网表的形式描述整个可编程核版图的电路连接关系，并以文件形式输出。步骤4基于重复单元的布局在可编程核中，重复单元内各元件连接关系紧密，而各重复单元之间的连接关系比较松散，因此基于重复单元的布局可以采用O-Tree算法[3]。规则如下a)根据面积约束，确定可编程核版图的高度和宽度b)对可编程核版图面积进行水平划分Hi=Σj=1mAijAtotalH]]>n，重复单元阵列的行数，m，重复单本文档来自技高网...

【技术保护点】
一种可编程核版图自动生成方法，其特征在于基本步骤如下：由可编程核的结构描述和基本单元库，生成四输入ＬＵＴ、输入连接盒、输出连接盒以及开关盒，得到电路网表并以Ｖｅｒｉｌｏｇ文件形式输出；然后按照从下往上、从左到右的顺序，基于重复单元采用Ｏ－Ｔｒｅｅ算法进行布图；再把编程点连接到最近的ＳＲＡＭ，布图结果以ＤＥＦ文件形式输出，将该文件导入到布线工具中进行布线，进而得到可编程核的版图。

【技术特征摘要】
1.一种可编程核版图自动生成方法，其特征在于基本步骤如下由可编程核的结构描述和基本单元库，生成四输入LUT、输入连接盒、输出连接盒以及开关盒，得到电路网表并以Verilog文件形式输出；然后按照从下往上、从左到右的顺序，基于重复单元采用O-Tree算法进行布图；再把编程点连接到最近的SRAM，布图结果以DEF文件形式输出，将该文件导入到布线工具中进行布线，进而得到可编程核的版图。2.根据权利要求1所述可编程核版图自动生成方法，其特征在于具体步骤如下步骤1文件输入a)可编程核结构描述1.重复单元阵列的行数和列数，2.各行，各列的布线通道宽度，3.用于编程下载的SRAM的地址线和数据线的宽度，4.可编程核地址线和数据线输入端口的位置；b)基本单元库1.2选1多路选择器，2.4选1多路选择器，3.或非门，4.非门，5.三态门，6.2×2的通用型开关盒，7.4单元的SRAM存储器；c)面积约束1.可编程核版图面积，2.版图面积长宽比，步骤2单元内电路生成a)四输入LUT4个4选1多路选择器并排构成第一级，1个4选1多路选择器构成第二级，LUT的四个输入端平均分成两组，分别与第一级和第二级的选择控制端相连接；b)输入连接盒用2选1多路选择器和4选1多路选择器构成2L选1输入多路选择器，L是正整数，并把多路选择器的数据输入端连接到布线通道，选择控制端连接到下载编程的SRAM，输出端连接到LUT的输入端，从而实现布线通道到LUT输入的全连通；c)输出连接盒用1选2多路选择器和1选4多路选择器构成1选2L输出多路选择器，L是正整数，并把多路选择器的数据输入端连接到LUT输出端，选择控制端连接到下载编程的SRAM，输出端连接到布线通道，从而实现LUT输出到布线通道的全连通；d)开关盒用2×2的通用型开关盒构造所需要的开关盒，首先引入一个两分图(H，V，E)，其中顶点集H和V中的每一个顶点分别代表水平及垂直布线通道中的一对布线线段，所以有|H|＝m及|V|＝n，E是边的集合；生成开关盒结构的问题表述为给定H和V，确定E，使得对于v∈H∪V，都有d(v)＞0，并且max(d(v))|v∈∪V取值最小，其中d(v)为顶点v的度，采用如下的步骤确定两分图得到矩形SB的结构1.初始的两分图为(H，V，φ)2.选择两个顶点h∈H及v∈V，满足d(h)＝min(d(h′))|h′∈H及d(v)＝min(d(v′))|v′∈V3.使E＝E∪(h，v)如果满足v∈H∪V，d(v)＞0则结束，否则重复步骤2；e)SRAM调用库中的4单元SRAM存储器；步骤3生成网表建立可编程核中各电路元件之间的连接关系，每一电路元件都来自于基本单...

【专利技术属性】
技术研发人员：童家榕，王健，温宇杰，来金梅，吴芳，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31[中国|上海]