具有温度传感器的处理器系统及其控制方法技术方案

根据本发明专利技术的一种处理器系统包括多个第一处理器（１１－１～１１－（ｍ－１））、温度传感器（１２－１～１２－（ｍ－１））、主存储器（２０）和第二处理器（１１－ｍ）。第一处理器（１１－１～１１－（ｍ－１））各自处理任务。温度传感器（１２－１～１２－（ｍ－１））测量第一处理器（１１－１～１１－（ｍ－１））中每个的温度。主存储器（２０）存储由第一处理器（１１－１～１１－（ｍ－１））处理的任务的程序，以及包含任务与任务优先级数之间关系的任务优先次序表（２２）。第二处理器（１１－ｍ）基于任务优先次序表（２２）和由温度传感器（１２－１～１２－（ｍ－１））测量的第一处理器（１１－１～１１－（ｍ－１））的温度，分配任务给第一处理器（１１－１～１１－（ｍ－１））。

【技术实现步骤摘要】

本专利技术一般地涉及一种处理器系统及其控制方法，尤其涉及一种在处理器温度升高的情况下管理包括多个处理器的LSI的方法。
技术介绍
已知存在一种包括多个CPU(处理器)的常规半导体集成电路(在下文称作“多芯处理器”)。在多芯处理器中，多个处理器执行各自的任务，并且处理器的温度根据处理器的操作状态而升高。如果处理器的温度升高到预先确定的级别，处理器的正常操作将禁止，并且处理器可能物理地损坏。在用于解决该问题所提出的技术中，当处理器的温度升高到预先确定的级别时，处理器的操作停止或者处理器上的处理负荷降低，从而防止进一步的温度升高。这种技术已经在例如日本专利申请公开发表8-314578号或日本专利申请公开发表2000-40067号中公开。但是，在这些技术中，应用的处理在使用处理器的系统面上延迟。特别地，如果被使得不可操作的处理器已经执行应用中的重要处理时，严重的故障将在系统面上发生。
技术实现思路
本专利技术已经考虑到上述而创造。本专利技术的目的在于提供处理器系统及其控制方法，其可以抑制处理器温度的升高并且抑制处理器处理性能的降低。为了达到该目的，根据本专利技术一方面的一种处理器系统包括各自处理任务的多个第一处理器；测量第一处理器中每个的温度的温度传感器； 存储由第一处理器处理的任务的程序，以及包含任务与任务优先级数之间关系的任务优先次序表的主存储器；以及基于任务优先次序表和由温度传感器测量的第一处理器的温度将任务分配给第一处理器的第二处理器。根据本专利技术另一方面、一种具有多个处理器的处理器系统的控制方法包括测量多个处理器的温度；根据处理优先次序和处理器的温度将任务分配给处理器；预计在执行一个处理的单位时间之后每个处理器的温度将达到的温度；使预计温度超过预先确定温度的处理器将分配给该处理器的任务保存到主存储器；使其预计温度没有超过预先确定温度的处理器处理分配的任务。附图说明图1是根据本专利技术第一实施方案的处理器系统的框图；图2是包括在根据本专利技术第一实施方案的处理器系统中的主存储器的概念图，图2说明主存储器中的存储区以及存储在存储区中的信息；图3和图4是说明根据本专利技术第一实施方案的处理器系统控制方法的流程图；图5是存储在根据本专利技术第一实施方案的处理器系统主存储器中的温度数据表的概念图；图6是存储在根据本专利技术第一实施方案的处理器系统主存储器中的任务优先级表的概念图；图7显示包括在根据本专利技术第一实施方案的处理器系统的多芯处理器中的处理器与它们当前温度之间的关系；图8是存储在根据本专利技术第一实施方案的处理器系统主存储器中的分派表的概念图；图9是根据本专利技术第一实施方案的处理器系统的框图，图9说明任务程序从主存储器的DMA传输的方案；图10是在根据本专利技术第一实施方案的处理器系统控制方法中，通过计算预计温度来创建处理器热量表的处理的流程图；图11是存储在根据本专利技术第一实施方案的处理器系统主存储器中的任务处理时间表的概念图；图12是说明包括在根据本专利技术第一实施方案的处理器系统中的多芯处理器的状态的时序图；图13是显示根据本专利技术第一实施方案的处理器系统的多芯处理器中处理器的空闲时间与温度降低之间关系的图；图14是存储在根据本专利技术第一实施方案的处理器系统主存储器中的处理器冷却系数表的概念图；图15是存储在根据本专利技术第一实施方案的处理器系统主存储器中的任务热值表的概念图；图16是存储在根据本专利技术第一实施方案的处理器系统主存储器中的处理器热量表的概念图；图17是说明在根据本专利技术第一实施方案的处理器系统控制方法中，用于数据保存的处理的流程图；图18是根据本专利技术第一实施方案的处理器系统的框图，图18说明将数据从处理器保存到主存储器中的方案；图19是存储在根据本专利技术第一实施方案的处理器系统主存储器中的分派表的概念图；图20是根据本专利技术第一实施方案的处理器系统的框图，图20说明当重新分派任务时数据从主存储器到处理器的DMA传输的方案；图21是说明包括在根据本专利技术第一实施方案的处理器系统中的多芯处理器的状态的时序图；图22是说明包括在根据本专利技术第一实施方案的处理器系统中的多芯处理器的状态的时序图；图23和图24是说明根据本专利技术第二实施方案的处理器系统控制方案的流程图； 图25是存储在根据本专利技术第二实施方案的处理器系统主存储器中的处理器冷却系数表的概念图；图26是存储在根据本专利技术第二实施方案的处理器系统主存储器中的处理器热量表的概念图；图27是说明在根据本专利技术第三实施方案的处理器系统控制方法中任务执行期间的处理的流程图；图28是说明包括在根据本专利技术第三实施方案的处理器系统中的多芯处理器的状态的时序图；图29是包括在根据本专利技术第四实施方案的处理器系统中的多芯处理器的框图；图30是显示包括在根据本专利技术第四实施方案的处理器系统中的多芯处理器中处理器的温度的概念图；图31是存储在根据本专利技术第四实施方案的处理器系统主存储器中的影响温度表的概念图；图32是包括在根据本专利技术第五实施方案的处理器系统中的多芯处理器的框图，图32说明随着时间过去操作的转变；图33是说明包括在根据本专利技术第五实施方案的处理器系统中的多芯处理器的状态的时序图；图34是包括在根据本专利技术第五实施方案的处理器系统中的多芯处理器的框图；图35是包括在根据本专利技术第六实施方案的处理器系统中的多芯处理器的框图，图35说明随着时间操作的转变；图36是说明包括在根据本专利技术第六实施方案的处理器系统中的多芯处理器的状态的时序图；图37是包括在根据本专利技术第六实施方案的处理器系统中的多芯处理器的框图，图37说明随着时间操作的转变；图38是包括根据本专利技术第一到第六实施方案的处理器系统的数字TV的数字板的框图；以及图39是包括根据本专利技术第一到第六实施方案的处理器系统的记录/再现装置的框图。具体实施例方式根据本专利技术第一实施方案的处理器系统及其控制方法现在将参考图1来描述。图1是根据该实施方案的处理器系统的框图。如图1中所示，根据该实施方案的处理器系统1包括多芯处理器10，主存储器20，系统控制器40，环境温度传感器50-1～50-l(l1或更多的自然数)，DMA(直接存储器存取)控制器60，硬盘驱动器70，以及LAN适配器80。这些组件通过总线互连以能够相互数据通信。多芯处理器10包括m个(m2或更多的自然数)处理器11-1～11-m，以及与处理器11-1～11-m相关联提供的温度传感器12-1～12-m。处理器11-1～11-m通过内部总线互连以能够相互数据通信。处理器11-1～11-m的每个包括接口(I/F)13，计算单元14，寄存器15和存储器16。接口13控制处理器11-1～11-m与外部之间信号的发送/接收。存储器16存储从主存储器20中读出的程序。计算单元14基于存储在存储器16中的程序执行任务。寄存器15临时地存储当计算单元14执行任务时使用的各种参数。寄存器15包括控制寄存器和运算寄存器。具有上述结构的处理器11-1～11-m彼此独立地执行程序并且执行分配的任务。处理器11-1～11-m例如在单个芯片中形成。例如，eDRAM(嵌入式动态随机存取存储器)可用作每个存储器16。温度传感器12-1～12-m测量相关联处理器11-1～11-m的温度。主存储器20存储处理器11-1～11-m操作所必需的程序和数据。本文档来自技高网...

【技术保护点】
一种处理器系统，其特征在于包括：各自处理任务的多个第一处理器（１１－１～１１－（ｍ－１））；测量第一处理器（１１－１～１１－（ｍ－１））中每个的温度的温度传感器（１２－１～１２－（ｍ－１））；存储由第一处理器（１１－１～１１－（ｍ－１））处理的任务的程序（２８－１～２８－ｎ），以及包含任务与任务优先级数之间关系的任务优先次序表（２２）的主存储器（２０）；以及基于任务优先次序表（２２）和由温度传感器（１２－１～１２－（ｍ－１））测量的第一处理器的温度将任务分配给第一处理器（１１－１～１１－（ｍ－１））的第二处理器（１１－ｍ）。

【技术特征摘要】
JP 2004-11-4 2004-3211231.一种处理器系统，其特征在于包括各自处理任务的多个第一处理器(11-1～11-(m-1))；测量第一处理器(11-1～11-(m-1))中每个的温度的温度传感器(12-1～12-(m-1))；存储由第一处理器(11-1～11-(m-1))处理的任务的程序(28-1～28-n)，以及包含任务与任务优先级数之间关系的任务优先次序表(22)的主存储器(20)；以及基于任务优先次序表(22)和由温度传感器(12-1～12-(m-1))测量的第一处理器的温度将任务分配给第一处理器(11-1～11-(m-1))的第二处理器(11-m)。2.根据权利要求1的系统，其特征在于，第二处理器(11-m)预计执行一个处理的单位时间之后第一处理器(11-1～11-(m-1))的每个将达到的温度，当预计温度超过预先确定温度时，第二处理器(11-m)保存分配给第一处理器(11-1～11-(m-1))的任务，并且停止第一处理器(11-1～11-(m-1))的操作。3.根据权利要求1的系统，其特征在于，第二处理器(11-m)预计执行一个处理的单位时间之后第一处理器(11-1～11-(m-1))的每个将达到的温度，第二处理器(11-m)将任务仅分配给其预计温度不超过预先确定温度的第一处理器(11-1～11-(m-1))。4.根据权利要求2或权利要求3的系统，其特征在于，预先确定的温度是第一处理器(11-1～11-(m-1))的操作被允许的上限温度，主存储器(20)还存储包含关于第一处理器(11-1～11-(m-1))中每个的上限温度的第一数据的第一温度数据表(29)；包含关于当任务处理时第一处理器(11-1～11-(m-1))温度的升高的第二数据的第二温度数据表(24)；包含关于第一处理器(11-1～11-(m-1))温度的降低的第三数据的第三温度数据表(27)，温度的降低与在单位时间内处理任务之后出现的空闲时间成比例；以及包含关于第一处理器(11-1～11-(m-1))的预计温度的第四数据的第四温度数据表(26)；并且第二处理器(11-m)使用从温度传感器(12-1～12-(m-1))获得的当前温度、从第二温度数据表(24)获得的第二数据、从第三温度数据表(27)获得的第三数据计算预计温度，将计算的预计温度存储在第四温度数据表(26)中，并且将预计温度与上限温度相比较。5.根据权利要求2或权利要求3的系统，其特征在于，第二处理器(11-m)监控温度传感器；当任务正在处理时第一处理器(11-1～11-(m-1))中任何一个达到预先确定的温度时，第二处理器(11-m)将任务保存在主存储器中，并且停止第一处理器(11-1～11-(m-1))的操作；以及主存储器(20)包括与所保存任务相关的信息存储于其中的上下文保存区(32)。6.根据权利要求1的系统，其特征在于，主存储器(20)还存储包含关于第一处理器(11-1～11-(m-1))与分配给每个第一处理器(11-1～11-(m-1))的任务之间对应的信息的任务分配表(23)，第二处理器(11-m)更新任务分配表(23)，使得在任务优先次序表中具有最高优先级数的任务分配给具有最低温度的第一处理器，并且根据任务分配表中的信息将任务分配给第一处理器(11-1～11-(m-1))。7.根据权利要求4的系统，其特征在于，主...

【专利技术属性】
技术研发人员：上村刚，永井健一，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]