断言产生系统、电路验证系统以及断言产生方法技术方案

公开了一种断言产生系统。在断言产生系统（２０７）中，图形编辑器（２０１）根据用户操作通过使用状态转换表和状态转换图对半导体集成电路的规格（无限状态机、过程序列）进行图形编辑、或者通过将过程序列编辑为时序图和时间序列图，来产生半导体集成电路的设计数据，而且语法分析器（２０３）和特性提取器（２０４）根据所述设计数据产生用于对半导体集成电路的规格进行验证的特性。断言产生器（２０５）将特性转换为断言描述语言（２０６）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及使用基于计算机程序的过程执行LSI(大规模集成电路)的电路验证等的技术，以及验证技术，其用于当由模拟器对RTL(寄存器转换层)中的电路的设计数据进行动态验证时，通过把要被验证的电路的特性转换为断言(assertion)描述并且将该断言描述输入到模拟器，来进行验证从而在设计数据中不存在设计违规和遗漏验证。更具体地说，涉及使用上述技术的。要在下面讨论的特性是对在要被验证的设计数据中所期望和所期图的操作进行定义的直白描述。例如，特性定义了请求信号的响应和接收以及判定器电路中的批准信号之间在时间序列限制上的关系，并且定义了要被禁止的电路规格和时间序列限制的普通状态。此外，特性是要被作为功能覆盖点监测的事件，其确认是否已通过模拟对具体电路序列进行了测试。特性验证对设计描述是否满足预定特性进行验证。
技术介绍
近来，由于电路的复杂度和半导体集成电路的电路尺寸增加使得对生僻情况(corner case)的验证被遗漏、由于团队作业使得对被分配给多个设计者的模块之间的接口规格的确认被遗漏、或者从第三方购买的可再次使用的核心的规格错误，已经导致频繁地对系统进行修改或者频繁地公开系统的修改版本。这些问题都来源于，例如，缺乏能够发现因为没有充分理解第三方的核心规格和生僻情况而没能形成的错误的测试方案或者电路验证。为了解决这些问题，已经提出了一种断言验证技术，并且最近已经将其投入到实际设计中进行使用，在该技术中，将与电路规格相关的特性转换为断言描述并且将该断言描述输入到用于验证的模拟器(计算机)，而且给出用于在模拟期间显示断言违规警告，以及用于显示模拟器是否已经测试了特定电路序列的功能覆盖报告。断言是一种通知，其中写有设计目的(在某些情况中，这显示特性)并且通常以RTL的注释语句写成。在验证期间由模拟器来解释该目的，例如，在其中要被验证的电路与该目的不同而进行操作的情况中所产生的错误记录。设计目的是，例如，电路数据的预定条件和假设，并且除了这些之外，还有当条件满足时所期望的操作。模拟器检查下面两个事项。(1)是否发生诸如假设和预定条件之类的特定事件。(2)那个时候所期望的操作是否正常完成。从上面检查(1)中，断言给出关于是否通过验证对特定电路功能进行了确认的确定信息反馈。因此，当将断言全面地安装在要被验证的电路中时，可以获得断言的功能覆盖；从而，可以定量地获得其验证准确度。从上面检查(2)中，可以通过断言获得对验证排错的反馈。例如，安装在外部终端从其不能观测由电路故障所导致的影响的位置中的断言对故障状态进行补充。此外，当在任何模拟中满足诸如假设和预定条件之类的条件时，可以在任何时候检查这种所期望的操作。因此，例如，即使当由随机系统构建该模拟时，也可以执行带有所期望的操作的自校对，也就是所期望值的比较。此外，在较低模块中所安装的断言在芯片等级验证中也有效。可以通过与用于逻辑合成的RTL不同的验证的Verilog-HDL来描述设计目的；但是，在这里描述另一种断言语言。现在，最流行的断言语言是在非专利文献1中所描述的PSL(特性规格语言)。PSL是将要从所谓Accellera的标准化组织提交给IEEE的断言语言，并且实际上是一种标准语言。下面示出使用PSL的断言描述的实际例子。例如，假设需要用于存储器控制的下面设计目的(特性)以通过验证进行监测。1)read_n和write_n不同时变为低2)在write_n的下降(负)处，enable_n为高3)在read_n的下降处，enable_n为低要被给到模拟器作为用于该目的的断言的PSL描述(断言描述)如下。//psl property memcont1＝never(！write_n&&！read_n)@(posedge clk)；//psl assert memcont1； //psl property memcont2＝always(enable_n)@(negedge write_n)；//psl assert memcont2；//psl property memcont3＝always(！enable_n)@(negedge read_n)；//psl assert memcont3；在上述PSL描述(断言描述)中的“psl、property、never、assert、always”全部都是PSL中的保留词。以“//”开始的所有行都表示Verilog-HDL的注释。在此，除了使用“//”之外，还可以用“/**/”来包围所有的PSL描述。在词“memcontl、2、3、！write_n&&！read_n、posedge clk、enable_n、negedgewrite_n、！enable_n、negedge read_n”中，除了“memcont1、2、3”之外，是用户定义的描述和实际安装的数据名称，即，用于定义目的1)到3)的、在RTL中出现的存储器控制信号名称。此外，“memcont 1到3”是断言名称，并且用于得知从模拟器作为反馈给出的功能和错误记录。PSL的断言描述具有下面结构性元素。//psl property<an assertion name(断言名称)>＝<an event to be monitered(要被监测的事件)>-><expectedoperation when a condition is satisfied(当条件满足时所期望的操作)>@<a strobecondition(选通条件)>；//psl assert<an assertion name>；例如，在1)的断言描述中，“memcont1”是断言名称，“！write_n &&！read_n”是要被监测的事件，在这种情况中，将“never(总不)”加在该事件之前；因此，监测在()中的条件(事件)总不变为真。如果添加“always(总是)”，则监测在()中的条件为真。此外，通过上述语句之后的“@(posedge clk)”，定义在每次上升沿(正沿)的时候执行对该条件的监测。根据当开始所期望的操作的时间，将“->”变为“|＝>”或“|->”。在此，上面例子不伴随所期望的操作。在()中出了选通条件的部分由返回布尔值的Verilog-HDL进行描述。选通条件的()中的部分具有由Verilog-HDL的“always sentence(总是语句)”所描述的敏感度列表的描述形式。在PSL中，可以定义要被监测的事件，并且当条件满足时所期望的操作的每个部分可以定义一序列，也就是可以定义在多个循环中所期望的操作和事件的变化。下面解释一个例子。设计目的当在存储器的清除过程中满足清除开始条件(m_task＝＝2′b00)时，为了对所有的词(256个词)进行初始化，将写操作重复256次。这里，通过与clk的上升循环(正循环)同步的write_n的低→高→高的操作来完成一个写操作。PSL描述//p本文档来自技高网...

【技术保护点】
一种断言产生系统，其产生用于半导体集成电路的断言验证的断言描述，该断言产生系统包括：规格输入单元，其通过根据用户操作对半导体集成电路的规格进行图形编辑，产生用于对半导体集成电路的规格进行确认的设计数据或规格和文档；第一存储单 元，其将规格输入单元所产生的设计数据进行存储；特性产生单元，其通过从第一存储单元中读出由规格输入单元所产生的设计数据并且使用所读出的设计数据，来产生对半导体集成电路的规格进行验证的特性；第二存储单元，其对由特性产生单元产生的 特性进行存储；以及断言产生单元，其通过从第二存储单元中读出由特性产生单元产生的特性，而将该特性转换为断言描述，其中由特性产生单元产生的特性是设计数据中与状态转换相关的选择条件、至少一个或多个信号的逻辑值或者至少一个或多个信号 。

【技术特征摘要】
【国外来华专利技术】JP 2004-9-30 286042/20041.一种断言产生系统，其产生用于半导体集成电路的断言验证的断言描述，该断言产生系统包括规格输入单元，其通过根据用户操作对半导体集成电路的规格进行图形编辑，产生用于对半导体集成电路的规格进行确认的设计数据或规格和文档；第一存储单元，其将规格输入单元所产生的设计数据进行存储；特性产生单元，其通过从第一存储单元中读出由规格输入单元所产生的设计数据并且使用所读出的设计数据，来产生对半导体集成电路的规格进行验证的特性；第二存储单元，其对由特性产生单元产生的特性进行存储；以及断言产生单元，其通过从第二存储单元中读出由特性产生单元产生的特性，而将该特性转换为断言描述，其中由特性产生单元产生的特性是设计数据中与状态转换相关的选择条件、至少一个或多个信号的逻辑值或者至少一个或多个信号。2.根据权利要求1所述的断言产生系统，其中所述特性产生单元产生至少一个或多个特性，和所述规格输入单元包括设计数据产生单元，其通过根据用户操作使用状态转换表或者状态转换图对半导体集成电路的规格进行编辑，以产生半导体集成电路的设计数据。3.根据权利要求1所述的断言产生系统，其中所述规格输入单元包括设计数据产生单元，其通过根据用户操作将半导体集成电路的过程序列编辑为时序图或者时间序列图，以产生半导体集成电路的设计数据，并且所述特性是序列特性。4.根据权利要求1所述的断言产生系统，其中所述规格输入单元包括设计数据产生单元，其通过根据用户操作使用逻辑表或者状态表对半导体集成电路的规格进行编辑，以产生半导体集成电路的设计数据，并且所述特性是时间特性。5.根据权利要求4所述的断言产生系统，其中断言产生单元将特性转换为这样的断言描述，在该断言描述中加入包括逻辑表或者状态表的表名称或者表行号、或者由规格输入单元所编辑的逻辑表或者状态表中的信号名称或者状态名称的断言名称，并且所述特性是时间特性。6.根据权利要求1所述的断言产生系统，其中所述规格输入单元是电子数据表软件的商用工具并且将设计数据展开成图形结构，而将该图形结构输入到第一存储单元。7.一种使得计算机作为根据权利要求1所述断言产生系统的单元而进行工作的程序。8.一种电路验证验证系统，包括根据权利要求1所述的断言产生系统...

【专利技术属性】
技术研发人员：山田孝光，
申请(专利权)人：株式会社理光，
类型：发明
国别省市：JP[日本]