多地址两信道总线结构制造技术

技术编号:2844425 阅读:249 留言:0更新日期:2012-04-11 18:40
本发明专利技术揭示一种处理系统,其具有由一多地址两信道总线连接的一发送组件和一接收组件。所述发送装置可在所述总线的第一信道上广播包含复数个读取地址位置的读取地址信息、包含复数个写入地址位置的写入地址信息、和写入数据。所述发送组件还可每次广播所述读取和写入地址信息多地址位置。所述接收组件可基于所述写入地址信息存储在所述第一信道上广播的所述写入数据;基于所述读取地址信息从所述接收组件检索读取数据;且在所述总线的第二信道上广播检索到的读取数据。

【技术实现步骤摘要】
【国外来华专利技术】
本揭示内容一般来说涉及数字系统,且更具体来说涉及多地址两信道总线结构
技术介绍
通过使复杂的处理任务能够仅仅以键盘的几次敲击而得以执行,计算机已经使电子工业经历了一场革命。这些复杂的任务可包含若干复合组件,其通过使用总线而以快速且有效的方式彼此通信。总线为计算机中组件之间的信道或路径。典型计算机包括具有系统存储器的处理器。高带宽系统总线可用于支持处理器与系统存储器之间的通信。另外,还可具有较低性能总线,其用于将数据传递到较低带宽组件。在一些情况下,还可具有配置总线,其用于对各种资源进行编程。电桥可用于在较高与较低带宽总线之间有效地传递数据,且提供协议转换。一般驻留在计算机中的总线已实施为共用总线。共用总线提供让任何数目的组件在共同路径或信道上进行通信的装置。近来点到点切换连接已变得愈加盛行。点到点切换连接在两个组件之间提供直接的连接,同时他们彼此进行通信。多个直接的链接可用于允许若干组件在不彼此减慢的情况下进行通信。常规总线设计通常包括独立且单独的读取、写入和一个或一个以上地址信道。通过将地址位置放置在地址信道上且发送适当的读取/写入控制信号,处理器(例如)可对系统存储器进行读取或写入。当微处理器将数据写入到系统存储器时,其在写入信道上发送所述数据。当微处理器从系统存储器中读取数据时,其在读取信道上接收所述数据。尽管此特定总线结构提供相当标准化的方法在计算机的组件之间进行通信,但其需要若干专用信道。这些信道需要驱动器、接收器和缓冲器电路,其所有都消耗功率。在集成电路应用中,这些信道占用有用的芯片区域。因此,所属领域中需要一种简化的总线结构。专利技术内容在本专利技术的一方面中,在总线上在发送组件与接收组件之间进行通信的方法包括在第一信道上从发送组件广播包含复数个读取地址位置的读取地址信息、包含复数个写入地址位置的写入地址信息、和写入数据。所述发送组件还每次广播所述读取和写入地址信息多地址位置。所述方法进一步包括基于写入地址信息而将在第一信道上广播的写入数据存储在接收组件处;基于读取地址信息而从接收组件检索读取数据;和在第二信道上从接收组件广播检索到的读取数据。在本专利技术的另一方面中,处理系统包括具有第一与第二信道的总线、发送组件和接收组件。发送组件经配置以在第一信道上广播包含复数个读取地址位置的读取地址信息、包含复数个写入地址位置的写入地址信息、和写入数据。发送组件经进一步配置以每次广播所述读取和写入地址信息多地址位置。接收组件经配置以基于写入地址信息而存储在第一信道上广播的写入数据;基于读取地址信息而检索读取数据;且在第二信道上将检索到的读取数据广播到发送组件。在本专利技术的另一方面中,处理系统包括具有第一与第二信道的总线。所述处理系统还包括用于在第一信道上广播包含复数个读取地址位置的读取地址信息、包含复数个写入地址位置的写入地址信息、和写入数据的装置,所述读取与写入地址信息为每次广播的多地址位置。处理系统进一步包括用于基于写入地址信息而存储在所述第一信道上广播的写入数据的装置;基于读取地址信息而检索读取数据的装置;且在第二信道上将检索到的读取数据广播到发送组件的装置。应了解,从以下的详细描述内容中,所属领域的技术人员将易于明了本专利技术的其它实施例,其中本专利技术的各种实施例通过说明方式而显示并描述。应认识到,本专利技术能够具有其它且不同的实施例,且其若干细节能够在各个其它方面进行修改,所有这些都不违背本专利技术的精神和范围。因此,图式和详细描述内容本质上被认为是说明性的,而非限制性的。附图说明在附图中,通过实例方式,而非限制方式来说明本专利技术的方面,其中图1是说明处理系统中两个组件之间在两信道总线上的点到点连接的实例的概念方框图;图2是说明处理系统中两个组件之间在多地址两信道总线上的点到点连接的实例的概念方框图;图3是显示在多地址两信道总线上的四地址流水线读取操作的时序图;图4是显示在多地址两信道总线上的六地址流水线读取操作的时序图;和图5是显示在多地址两信道总线上的读取和写入操作的时序图。具体实施例方式结合附图在下文中陈述的详细描述内容希望作为本专利技术的各种实施例的描述内容,而不希望代表其中可实践本专利技术的唯一实施例。此揭示内容中所述的每个实施例仅作为本专利技术的实例或说明而提供,且不应必然地理解为比其它实施例优选或有利。所述详细描述内容包括用于提供对本专利技术的全面理解的目的的特定细节。然而,所属领域的技术人员将了解,可在不具有这些特定细节的情况下实践本专利技术。在一些情况下,为了避免混淆本专利技术的概念,众所周知的结构和组件以方框图形式显示。首字母缩写和其它描述性术语仅可用于方便和清晰的目的,且不希望限制本专利技术的范围。图1是说明处理系统中两个组件之间在总线上的点到点连接的实例的概念方框图;处理系统100可为协作执行一个或一个以上处理功能的组件的集合。通常,处理系统将为计算机,或驻留于计算机中,且能够处理、检索并存储信息。处理系统可为独立系统(stand-alone system)。或者,处理系统可嵌入任何装置中,包括(例如)蜂窝式电话。显示处理系统100,其中发送组件102在总线106上与接收组件104通信。在处理系统100的一个实施例中,总线106为发送组件102与接收组件之间的专用总线。在处理系统100的另一实施例中,发送组件102通过总线互连(未图示)在总线106上以点到点连接与接收组件104通信。此外,所属领域的技术人员将易于了解,整个此揭示内容中描述的专利技术性方面并非限于专用总线或点到点切换连接,而是可应用于任何类型的总线技术,包括(例如)共用总线。发送组件102可为任何类型的总线控制组件,包括(例如)微处理器、数字信号处理器(DSP)、直接存储器存取控制器(direct memory access controller)、电桥、可编程逻辑组件、离散门或晶体管逻辑、或任何其它信息处理组件。接收组件104可以是任何存储组件,包括(例如)寄存器、存储器、电桥、或能够检索并存储信息的任何其它组件。接收组件的每个地址位置处的存储容量可根据特定应用和整体设计约束而有所不同。出于解释目的,将把接收组件描述为具有每地址位置1字节的存储容量。在此实例中,可通过除去用于常规总线结构中的地址信道来减小总线106的复杂性。可通过将写入信道重新定义为“传输信道”108来达到除去地址信道的目的。传输信道108可用作一般媒介,用于以时分多路复用的方式,在发送组件102与接收组件104之间广播信息。发送组件102可从接收组件104中读取或写入接收组件104。在发送组件102写入接收组件104的情况下,发送组件102可对一个或一个以上边带信号112进行取样,以确认接收组件104准备好执行写入操作。如果发送组件102接收到确认,那么其可在传输信道108上广播地址位置,随后写入数据。发送组件102还可使用一个或一个以上边带信号114来请求写入操作且指示所广播的数据字节数。如果写入数据为多个字节,那么接收组件104可将所述数据存储在以在传输信道108上广播的地址位置为开头的循序地址位置区块中。举例来说,如果发送装置广播地址位置100HEX,随后为4字节的写入数据,那么接收组件可将所述数据写入开始于100HEX且结束于103HEX的地址位置区块。4字本文档来自技高网...

【技术保护点】
一种在一总线上在一发送组件与一接收组件之间通信的方法,所述总线包含第一和第二信道,所述方法包含:在所述第一信道上从所述发送组件广播包含复数个读取地址位置的读取地址信息、包含复数个写入地址位置的写入地址信息、和写入数据,且其中所述发送组件每次都广播所述读取和写入地址信息多地址位置;基于所述写入地址信息,在所述接收组件处存储在所述第一信道上广播的所述写入数据;基于所述读取地址信息,从所述接收组件检索读取数据;和在所述第二信道上从所述接收组件广播检索到的读取数据。

【技术特征摘要】
【国外来华专利技术】US 2004-1-22 60/538,505;US 2004-4-27 10/833,7161.一种在一总线上在一发送组件与一接收组件之间通信的方法,所述总线包含第一和第二信道,所述方法包含在所述第一信道上从所述发送组件广播包含复数个读取地址位置的读取地址信息、包含复数个写入地址位置的写入地址信息、和写入数据,且其中所述发送组件每次都广播所述读取和写入地址信息多地址位置;基于所述写入地址信息,在所述接收组件处存储在所述第一信道上广播的所述写入数据;基于所述读取地址信息,从所述接收组件检索读取数据;和在所述第二信道上从所述接收组件广播检索到的读取数据。2.根据权利要求1所述的方法,其进一步包含从所述发送组件发信号到所述接收组件以指示所述接收组件将针对所述多地址位置传播中的每一者存储所述写入数据、检索所述读取数据或存储所述写入数据并检索所述读取数据的序列。3.根据权利要求1所述的方法,其中所述接收组件针对所述多地址位置广播中的每一者存储所述写入数据、检索所述读取数据或存储所述写入数据并检索所述读取数据的所述序列是基于广播所述多地址位置的方式。4.根据权利要求1所述的方法,其中所述第一信道包含复数个线,且用于所述多地址位置广播中的每一者的所述地址位置中的每一者占用所述线的一部分,且其中所述接收组件针对所述多地址位置广播中的每一者存储所述写入数据、检索所述读取数据或存储所述写入数据并检索所述读取数据的所述序列是基于所述多地址位置在所述线中分配的方式。5.根据权利要求1所述的方法,其中所述多地址位置广播中的每一者包含所述读取地址位置中的两者、所述写入地址位置中的两者,或所述读取地址位置中的一者和所述写入地址位置中的一者。6.根据权利要求1所述的方法,其中所述第一信道包含复数个线,其中对于所述多地址位置广播中的每一者,所述线的一第一部分分配用于所述多地址位置中的一者且所述线的一第二部分分配用于另一多地址位置,且其中在执行与分配给线的所述第二部分的所述地址位置相关联的操作前,所述接收组件执行与分配给所述线的所述第一部分的所述地址位置相关联的操作。7.根据权利要求1所述的方法,其中所述写入数据的至少一部分在所述第一信道上广播,同时所述检索到的读取数据的至少一部分在所述第二信道上广播。8.根据权利要求1所述的方法,其中所述读取或写入地址信息的至少一部分在所述第一信道上广播,同时所述检索到的读取数据的至少一部分在所述第二信道上广播。9.根据权利要求1所述的方法,其中所述发送组件以一时分多路复用方式在所述第一信道上广播所述读取地址信息、所述写入地址信息和所述写入数据。10.根据权利要求9所述的方法,其中所述写入数据包含复数个有效负载,且其中所述接收组件基于所述写入地址位置中的一者存储所述有效负载中的每一者。11.根据权利要求10所述的方法,其中所述发送组件在所述有效负载中的一者的第一与第二部分之间执行所述多地址位置广播中的一者。12.根据权利要求11所述的方法,其中所述有效负载中的所述一者的所述第一与第二部分之间的所述多地址广播包含所述读取地址位置中的两者、所述写入地址位置中的两者,或所述读取地址位置中的一者和所述写入地址位置中的一者。13.根据权利要求1所述的方法,其进一步包含从所述接收组件发信号到所述发送组件,以针对所述多地址位置广播中的每一者确认所述地址位置中的每一者。14.根据权利要求13所述的方法,其进一步包含响应所述接收组件未能确认所述地址位置中的所述一者而针对所述多地址位置广播中的一者重复广播所述地址位置中的一者。15.根据权利要求1所述的方法,其进一步包含从所述发送组件发信号到所述接收组件,以指示所述多地址位置广播中的每一者何时在所述第一信道上发生。16.一种处理系统,其包含一总线,其具有第一和第二信道;和一发送组件,其经配置以在所述第一信道上广播包含复数个读取地址位置的读取地址信息、包含复数个写入地址位置的写入地址信息和写入数据,所述发送组件经进一步配置以每次都广播所述读取...

【专利技术属性】
技术研发人员:理查德杰拉尔德霍夫曼贾亚普拉喀什苏布拉马尼亚姆贾纳桑托马斯约翰洛厄里佩里威尔曼小雷马克吕思
申请(专利权)人:高通股份有限公司
类型:发明
国别省市:US[美国]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1