一种用于优化区域阵列器件引脚利用并且减少多层印刷电路板（ＰＣＢ）上的层数的方法，该方法包括：制备球形栅格阵列（ＢＧＡ）引出脚分布图包，其预先考虑了现有的固定引脚的影响并且得到由此得出的最优引脚位置分配。每个引出脚分布图包括从将要被装配到ＰＣＢ的特定部件对电路的最佳布线的指示。在区域阵列引脚分配阶段期间应用引出脚分布图包，从而使得区域阵列封装能够支持由所述引出脚分布图给出的最优布线配置。在ＰＣＢ设计阶段期间应用引出脚分布图包以便实现到每个引脚的最优电路布线，从而完成由所给出的引出脚分布图布置的策略，导致较少的ＰＣＢ层数。
【技术实现步骤摘要】
本专利技术涉及PCB技术，并且具体涉及用于PCB上器件的改进逸出的区域阵列布线掩模(routing mask)。
技术介绍
通常在1mm间距超过1900个引脚的多引脚器件驱使印刷电路板(PCB)具有28层以上，其显著地增加了卡的成本以及日益增多的可靠性问题，例如，这是因为这种厚卡将穿孔式板(THB)通孔技术推向其极限而导致了制造缺陷以及由卡的热膨胀所引起的故障。事实上，对于典型的电路板，举例来说，层数上从20到25的25％的增加导致了100％的成本增加。此外，尽管电路板的成本通常仅约为印刷版装配(PBA)成本的14％，然而出故障的PCB的成本却是PBA成本的100％。这是因为当PCB出故障时通常整个PBA就被废弃了。因此，减少PCB故障的数量节约的不仅仅是PCB的成本，这在28层板的情况下已是非常显著的成本节约。另外，由于PCB设计通常处于PBA设计过程的末端，因此常常将额外的层添加到PCB设计从而在PBA设计的较早阶段容纳缺陷。这种做法进一步增加了层数，因而增加了PCB的成本。事实上，常常是单个部件，通常是多引脚专用集成电路(ASIC)，确定了PCB的最大层数。考虑到上述原因，需要提供一种设计具有较少层数的PCB的方法，从而在改进PCB的可靠性的时候减少其制造成本，其也会导致关于PBA故障的成本节约。现有技术诸如ASIC的多引脚常规器件通常确定了PCB上的最大层数。而这通常由这些器件的引出脚确定，这是因为引出脚影响可如何容易地在PCB上对信号布线。然而，由于在引出脚确定阶段没有提供或很少提供对这一影响的指导，因此每个器件引出脚就易于对PCB布线而言通常都是次最优的。通常考虑的唯一准则是电的或内部的ASIC布线问题。当然，这些准则常常比PCB布线更重要，尤其是如果它们影响了ASIC的操作。然而，在存在多个在这些标准下等效的引出脚选项的情况下，假如为此目的提供了一些指导，就有机会考虑PCB布线问题，并且可能减少PCB层数。
技术实现思路
本专利技术的目的是提供一种用于优化PC板的I/O引脚使用从而减少PC板中的层数的系统和方法。本专利技术的另一目的是提供一种改进的PCB设计，其中改进了PCB的引出脚而不影响其功能性。本专利技术描述了一种用于优化区域阵列器件引脚利用并且减少多层PCB上的层数的方法，该方法包括制备球形栅格阵列引出脚分布图包(a package of BGA pin-outmaps)，其预先考虑了现有的固定引脚的影响并且得到由此得出的最优引脚位置分配。在该引出脚分布图包中，每个引出脚分布图包括从将要被装配到PCB的特定部件对电路的最佳布线的指示。在区域阵列引脚分配阶段期间也应用所述引出脚分布图包，从而使得区域阵列封装能够支持由引出脚分布图给出的最佳布线配置。在PCB设计阶段期间应用所述引出脚分布图包以便实现到每个引脚的最优电路布线，从而完成由所给出的引出脚分布图布置的策略，导致较少的PCB层数。本专利技术进一步描述了以上所讨论的方法，其中至少一个所述引出脚分布图示出了对于选择的器件易于逸出的相同布线的区域。本专利技术进一步描述了以上所讨论的方法，其中至少一个所述引出脚分布图给出了在区域阵列内留为无功能的区域，以便产生通路(行/列)来帮助选择的器件类型的有效逸出。本专利技术进一步描述了以上所讨论的方法，其中至少一个所述引出脚分布图向设计者/封装机构(ASIC/FPGA供应商)提供必要的引出脚信息以使得区域阵列引脚栅格(pin grid)与所述解决方案一致。本专利技术进一步描述了以上所讨论的方法，其中至少一个所述引出脚分布图向PCB设计者提供必要的布线信息以利用(leverage)以上所披露的引出脚配置。本专利技术进一步描述了能实现以上所详述的方法的自动化工具/计算机脚本。本专利技术进一步描述了依照以上所描述的方法所制得的区域阵列器件(BGA)。最后，本专利技术描述了依照以上所描述的方法所制得的PCB。附图说明当结合以下说明和附图时，本专利技术的上述以及其它的目的、优点和特征将变得更为显而易见，其中图1a是空白区域阵列(BGA)引脚片(pin field)或分布图的说明；图1b是具有已标识强制固定引脚位置的区域阵列(BGA)引脚片或分布图的说明；图1c是具有已标识剩余引脚的区域阵列(BGA)引脚片(分布图)的说明，其中以剩余引脚关于图1b中所标识的固定引脚的可布线性的顺序标识剩余引脚；图2a是空白区域阵列引脚片(分布图)的说明，其中可以将引脚片分成四个区；图2b是在可能的布线通路位置已标识适合的引脚的区域阵列(BGA)引脚片分布图的说明；图2c是具有已标识布线通路区域的区域阵列(BGA)引脚片分布图的说明；图2d是布线通路在适当的位置并且用来从内到外逸出阵列的区域阵列(BGA)引脚片分布图的说明；以及图3是依照本专利技术的方法所制得的具有减少的层的印刷电路板的说明。具体实施例方式本专利技术提供了引出脚分布图包及其确定方法。每个分布图示出了对于特定封装类型来说容易的相同布线的区域。对于人工引出脚确定来说，用相同的颜色对相同的区域编码，尽管它们对于自动化程序来说会具有相同的数字优先级。当确定器件的引出脚的时候，首先使用最容易的可布线区域，并且然后是如所需要的依次较少的可布线区域，直到已分配了所有的引脚布置。预先确定一些位置，例如电源和接地引脚，以及高速总线、时钟等。最容易的可布线区域通常处于封装的外围并且除非有诸如前述预先确定的位置的任何的障碍，可布线的容易性朝着向内的层减少。还可以为无连接(NC)引脚提供分布图以产生用于对信号迹线(signal trace)布线的通路。作为实例，对典型的PCB进行了研究。在引出脚最差的情况下，PCB具有20层，其导致$300的制造成本。如果随机地选择引出脚，则PCB将会需要14层以及$100的制造成本。应用引出脚分布图包，层数被减少到仅为8层，其导致$20的制造成本。相对于使用随机引出脚，这导致了层数和成本上的显著的节约。参照图1a，用于具有引脚位置PL-1、PL-2、PL-3至PL-n的BGA器件的区域阵列(BGA)引脚片或分布图10是空白的或未分配的。图1b示出了具有强制固定引脚位置的引脚片分布图。例如，由R(红色)标出的引脚可以保留给功率输入并且由G(绿色)标出的那些可以保留给接地连接。由B(蓝色)标出的引脚可以保留给高速总线、时钟等。图1c示出了将剩余的引脚以其关于先前在图1b中所保留的引脚的可布线性的顺序进行标识的区域阵列引脚片分布图。记住最容易的可布线引脚片区域通常在外围，可以用V(紫色)标出在外围中剩余的引脚位置。可以用O(橙色)和LO(浅橙色)标出次最外部的引脚位置。可以用LO和Y(黄色)标出在剩余引脚位置的下一最内的行中的剩余引脚。可以用Y和LG(浅绿色)标出下一最内的行。可以用LG和LB(浅蓝色)标出剩余引脚位置的下一最内的行。可以用P(紫红色)标出片中的剩余引脚。可以使用不用颜色的可布线性等级。现在参照图2a至图2d，图2a示出了用于其引脚片11分成四个区51、52、53、54的BGA器件的空白区域阵列，在该实例中以相同的方式处理每个区。在图2b中，在每个区中将适合的引脚片识别为可能的布线通路的位置。可以将这些引脚标记为无连接或仅表面布线的引脚以使得通路能够形成。图2c示出了具有已标本文档来自技高网...
【技术保护点】
一种用于优化区域阵列器件引脚利用并且减少多层印刷电路板上的层数的方法，所述方法包括：制备球形栅格阵列引出脚分布图包，其预先考虑了现有的固定引脚的影响并且得到由此得出的最优引脚位置分配，所述引出脚分布图包中，每个引出脚分布图包括从将要被装配到印刷电路板的特定部件对电路的最佳布线的指示，在所述区域阵列引脚分配阶段期间应用所述引出脚分布图包，从而使得所述区域阵列封装能够支持由所述引出脚分布图给出的最优布线配置，在印刷电路板设计阶段期间应用所述引出脚分布图包以便实现到每个引脚的最优电路布线解决方案，从而完成由所给出的引出脚分布图布置的策略，导致较少的印刷电路板层数。
【技术特征摘要】
US 2005-9-13 11/224,0121.一种用于优化区域阵列器件引脚利用并且减少多层印刷电路板上的层数的方法，所述方法包括制备球形栅格阵列引出脚分布图包，其预先考虑了现有的固定引脚的影响并且得到由此得出的最优引脚位置分配，所述引出脚分布图包中，每个引出脚分布图包括从将要被装配到印刷电路板的特定部件对电路的最佳布线的指示，在所述区域阵列引脚分配阶段期间应用所述引出脚分布图包，从而使得所述区域阵列封装能够支持由所述引出脚分布图给出的最优布线配置，在印刷电路板设计阶段期间应用所述引出脚分布图包以便实现到每个引脚的最优电路布线解决方案，从而完成由所给出的引出脚分布图布置的策略，导致较少的印刷电路板层数。2.根据权利要求1所述的方法，其中至少一个所述引出脚分布图示出了对于选择的器件易于逸出的相同布线的区域。3.根据权利要求1所述的方法，其中至少一个所述引出脚分布图示出了在所述区域阵列内留为无功能的区域，以便产生通路(行/列)来帮助选择的器件类型的有效逸出。4.根据权利要求1所述的方法，其中至少一个所述引出脚分布图向设计者和/或封装机构提供必要的引出脚信息以使得所述区域阵列引脚栅格与解决方案一致。5.根据权利要求1所述的方法，其中至少一个所述引出脚分布图向印刷电路板设计者提供必要的布线信息以利用所述引出脚配置。6.一种能实现根据权利要求1所述的方法的自动化工具/计算机脚本。7.根据权利要求1所述的方法制得的区域阵列器件。8.根据权利要求1所述的方法制得的印刷电路板。9.用于优化区域阵列器件引脚利用并且减少多层印刷电路板上的层数的方法，所述方法包括制备球形栅格阵列引出脚分布图包，其预先考虑了现有的固定引脚的影响并且得到由此得出的最优引脚位置分配，所述引出脚分布图包中，每个引出脚分布图包括从将要被装配到印刷电路板的特定部件对电路的最佳布线的指示，以及在所述区域阵列引脚分配阶段期间应用所述引出脚分布图包，从而使得所述区域阵列封装能够支持由所述引出脚分布图给出的最优布线配置。10.根据权利要求9所述的方法，其中至少一个所述引出脚分布图示出了对于选择的器件易于逸出的相同布线的区域。11.根据权利要求9所述的方法，其中至少一个所述引出脚分布图给出了在所述区域阵列内留为无功能的区域，以便产生通路(行/列)来帮助选择的器件类型的有效逸出。12.根据权利要求9所述的方法，其中至少一个所述引出脚分布图向设计者/封装机构提供必要的引出脚信息以使得所述区域阵列引脚栅格与此一致。13.根据权利要求9所述的方法，...
【专利技术属性】
技术研发人员：PJ布朗，
申请(专利权)人：阿尔卡特公司，
类型：发明
国别省市：FR[]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。