在电子装置中有效实现抗干扰模式的系统和方法制造方法及图纸

一种用于在电子装置中有效实现抗干扰模式的系统和方法，包括用于执行电子装置的处理任务的处理器模块。处理器模块包括用于执行处理任务的处理器信息，例如，处理器状态和处理器数据。电子装置还包括用于以最佳安全方式存储电子信息的被保护存储器。然后，抗干扰管理器可响应于抗干扰模式触发事件（例如进入空闲状态的处理器模块）执行保护过程以将脆弱处理器信息的至少一部分存储在被保护存储器中。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总的来说涉及用于有效实现电子装置的技术，更具体地，涉及用于有效实现电子装置中抗干扰模式(immunity mode )的系统和方法。
技术介绍
开发用于有效实现电子装置的才支术^皮当前电子系统的i殳计者 和生产者所密切关注。然而，有效实现电子系统会对系统i殳计者才是 出严峻的挑战。例如，对增加系统功能性和性能要求的提高将需要 更高的系统处理能力并需要附加的石更件资源。由于增加的制造成本 和操作的低效，处理或硬件需求的增长也会导致相应的不利经济影 响。另夕卜，执行各种高级操作的改进系统能力会为系统用户提供更 多的好处，但也会对各种系统部件的控制和管理提出更多的要求。 例如，由于系统故障的不利影响，在危险才喿作环境中运4亍的电子系 统可受益于有岁文且稳、定的实施。特定的操作环境要求电子装置必须非常可靠。 一种这样的环境 是太空环境。可设置在太空(例如，地球轨道)中的电子装置通常 不适于定期维护，因此必须保证其在航天器的使用寿命期间执行。因此，优选地，安装在^:天器内或4元天器上的电子装置(例如，计 算机)应该在其外部或内部故障容限内高度可靠和稳定。此外，太空环境中的物体将遭受可能对特定装置部件有害的各 种类型的辐射。例如，单个辐射元件可引起电子装置的处理器、存 储器、或其它部件中的信息的扰动(称作单一事件扰动或SEU)。SEU通常可使电子装置中的一个或多个数字比特翻转或改变状态。优选地，太空环境中的计算机应当相对于这种单事件扰动稳定。由于对系统资源增长的需求、显著增长的数据量、以及某种临 界或危险的操作环境，显然开发用于有效实施电子装置的新技术是 涉及相关电子技术的问题。因此，基于上述所有原因，开发用于实 现和利用电子装置的有效系统值得当前电子系统的设计者、生产 者、和用户着重关注。
技术实现思路
根据本专利技术，公开了用于在电子装置中有效实现抗干扰模式的 系统和方法。根据本专利技术的一个实施例，电子装置的处理器模块首 先以正常处理才莫式运行。处理器才莫块还监测是否已通过使用4壬何适 当的技术发生了抗干扰模式触发。可响应于任何期望的事情、状态、或事件生成前述的抗干扰才莫 式触发。例如，可由进入空闲状态的处理器模块产生抗干扰模式触发。可选地，可在发生某种预定条件(例如，#:测特别危险的#:作 环境或电子装置的高灵敏使用)时生成抗干扰模式触发。此外，在 某些实施例中，可通过电子装置的系统用户确定生成抗干状^莫式触发。如果没有检测到抗干扰模式触发，则处理器才莫块可继续正常的 处理。然而，如果检测到抗干扰模式触发，则根据本专利技术，处理器 模块可利用抗干扰管理器进入抗干扰模式，在抗干扰模式期间可执 行一个或多个保护过程以临时将来自处理器模块的一些或所有脆弱的处理器状态和处理器数据转储(flush)到被保护存储器中。抗干扰管理器通过使用任何有效的技术确定用于当前抗干扰才莫式的适当等待级别(latency level )。例如，在某一实施例中，特 定类型的抗干扰—莫式触发可与预定的相应等待级别相关。可选地， 可通过抗干扰模式触发时的当前条件动态确定等待级别。通常，给定的等待级别对应于在特定抗干扰才莫式期间期望的保 护级别，其中，高等待级别提供了最大保护，以及低等待级别提供 了最小保护。此外，给定的等待级别还与在特定抗干扰模式期间可 接受的处理中断量相关，其中，高等待级别具有最大中断，以及低 等待级别具有最小中断。如果抗干扰管理器确定低等待级别适于当前的保护过程，则抗 干扰管理器协调最小转储过程，以将最少量的处理器信息从处理器 模块传送到被保护存储器。然后，处理器^f莫块可以继续正常处理才莫 式中的各种处理任务，并且可根据需要从被保护存储器中检索被保 护信息。如果抗干扰管理器确定中间的等待级别适于当前的保护过程， 则抗干扰管理器协调部分转储过程，以将中等数量的处理器信息从 处理器模块传送到被保护存储器。然后，处理器才莫块可继续处理正常处理才莫式中的各种〗壬务，并 且可根据需要从被保护存储器中检索保护信息。 如果抗干扰管理器确定高等待级别适于当前的保护过程，则抗 干扰管理器协调全部保护过程，以将所有处理器信息从处理器模块 传送到被保护存储器。例如，抗干扰管理器开始协调所有处理器状 态和处理器数据从处理器模块到被保护存储器的全部转储过程。接 下来，电子装置复位处理器模块的处理器。根据本专利技术，处理器模 块然后可进入暂停才莫式，在该冲莫式期间不扭Z亍处理^f壬务，并且所有 的保护处理器信息(处理器状态和处理器数据)仍安全保存在被保 护存储器中。抗干扰管理器通过使用任何有效装置监控是否已发生了重启 触发事件。响应于任何期望的事情、状态、或事件，可生成前述的 重启触发事件。例如，在处理器模块因为一个或多个新的未执行任 务需要处理而保持空闲状态时可发生重启触发事件。可选地，在某 些预定的危险操作条件不再存在时可发生重启触发事件。此外，在 特定实施例中，可由电子装置的系统用户确定生成重启触发事件。如果抗干扰管理器未检测到重启触发事件，则处理器模块可保 持在前述暂停才莫式中。然而，如果抗干扰管理器检测到重启触发事 件，则抗干扰管理器可协调处理器恢复过程，在该过程期间，保护 处理器信息(例如，处理器状态和处理器数据)从保护处理器恢复 到处理器模块，用于恢复正常的处理功能。因此，至少基于前述原 因，本专利技术提供了用于有效实现电子装置中抗干扰模式的改进的系 统方法。附图说明图1是根据本专利技术一个实施例的电子装置的框图；图2是根据本专利技术的图1的处理器模块的一个实施例的框图； 图3是 艮据本专利技术的图1的控制器的一个实施例的框图；图4是根据本专利技术的图1的装置存储器的一个实施例的框图；图5是根据本专利技术的处理任务的一个实施例的框图；图6是根据本专利技术一个实施例的实现抗干扰模式的方法步骤的 流考呈图；以及图7是根据本专利技术的 一个实施例的用于执行全部保护过程的方 法步艰《的流禾呈图。具体实施方式本专利技术涉及对实现电子装置的改进。下列描述使本领域的普通 技术人员能够实现和使用本专利技术，并在专利申请及其需要的上下文 中提供了该描述。对本领域的技术人员来说，对公开的实施例的各 种小f改将变得显而易见，且本文中的一4殳原理可应用于其它实施 例。因此，本专利技术并不限于所示出的实施例，而与本文所描述的原 理和特征相符的最宽范围 一致。这里将本专利技术描述为用于有效实现电子装置中抗干扰模式的 系统和方法，并包括用于执行电子装置的处理任务的处理器模块。 处理器模块包括用于执行处理任务的处理器信息，例如，处理器状 态和处理器数据。电子装置还包括用于以最佳安全方式存储电子信 息的被保护存储器。然后，抗干扰管理器可以响应于抗干扰模式触 发事件(例如，进入空闲状态的处理器模块)，来执行保护过程以 将脆弱的处理器信息的至少 一部分存储到被保护存储器中。现在参照图1,示出了才艮据本专利技术一个实施例的电子装置112 的框图。在图l的实施例中，电子装置112可包括 f旦不限于处理器模块116、控制器120、和装置存储器128。在可选实施例中，可使 用除结合图1的实施例讨论的那些部件和结构之外或代替那些部件 和结构的部件和结构来实现电子装置112。在图1的实施例中，可实现处理器模块116,以包括执行本文档来自技高网...

【技术保护点】
一种用于在电子装置中实现抗干扰模式的系统，包括：处理器模块，执行所述电子装置的处理任务，所述处理器模块包括用于执行所述处理任务的处理器信息；被保护存储器，连接至所述电子装置，用于以比如果存储在所述处理器模块中更安全的方式存储电子信息；以及抗干扰管理器，执行一个或多个保护过程，以响应于抗干扰模式触发事件将所述处理器信息的至少一部分存储在所述被保护存储器中。

【技术特征摘要】
【国外来华专利技术】US 2005-2-15 11/058,1361.一种用于在电子装置中实现抗干扰模式的系统，包括处理器模块，执行所述电子装置的处理任务，所述处理器模块包括用于执行所述处理任务的处理器信息；被保护存储器，连接至所述电子装置，用于以比如果存储在所述处理器模块中更安全的方式存储电子信息；以及抗干扰管理器，执行一个或多个保护过程，以响应于抗干扰模式触发事件将所述处理器信息的至少一部分存储在所述被保护存储器中。2. 根据权利要求1所述的系统，其中，在要求最佳的性能可靠性 特性的太空操作环境中执行所述电子装置。3. 根据权利要求1所述的系统，其中，所述处理器信息对于来自 周围太空辐射的单一事件扰乱是脆弱的，只要没有将所述处理 器信息存储在所述被保护存储器中，所述单一事件扰乱就会破 坏所述处理器信息中的一个或多个lt字比特。4. 根据权利要求1所述的系统，其中，所述处理器信息包括处理 器状态、处理器数据、和装置数据，用于执行所述处理任务和 用于所述电子装置的相关装置功能。5. 根据权利要求1所述的系统，其中，所述被保护存储器被设计 并制造为提供用于存储所述处理器信息的增强的可靠性，所述 被保护存储器通过纠错模块进行操作，以确保所述处理器信息 在从所述被保护存储器中检索时具有较低的错误可能性。6. 才艮据权利要求1所述的系统，其中，所述处理器^^莫块向控制器 提供所述处理器信息，所述控制器在所述抗干扰模式的所述一 个或多个保护过程期间将所述处理器信息传送至所述被保护 存储器。7. 根据权利要求1所述的系统，其中，通过所述处理器模块的空 闲状态生成所述抗干扰^t式触发事件，在此期间，所述处理器 模块已执行了所述处理器任务的所有当前实例。8. 4艮据权利要求1所述的系统，其中，只要当前寺丸行了所有所述 处理任务，所述抗干4尤管理器就4全测用于才丸4亍所述一个或多个 保护过程的所述处理器才莫块的空闲状态，通过将所述处理任务 中任意未执行的一个任务的较高优先级与保护任务的最低优 先级进行比较，所述抗干扰管理器检测所述处理器模块的所述 空闲状态。9. 根据权利要求1所述的系统，其中，通过检测所述电子装置的 预定危险操作条件的至少一个发生来生成所述抗干扰模式触 发。10. 根据权利要求1所述的系统，其中，所述处理器模块包括精确 同步操作以提供各自的处理器输出信号的多个冗余处理器装置，通过表决模块比较所述各自的处理器输出信号以生成多数 输出信号，所述电子装置包括错误检测模块，只要所述各自的 处理器输出信号中的任意一个不同于所述多凄t输出信号，所述 错误检测模块就开始对所...

【专利技术属性】
技术研发人员：罗伯特A希尔曼，
申请(专利权)人：麦斯韦尔技术股份有限公司，
类型：发明
国别省市：US[]