本发明专利技术涉及一种ＦＰＧＡ加载方法及其装置，其中装置包括数字信号处理器（１１）及与其连接的ＦＰ－ＧＡ（１２）、应用器件和保存配置数据的非易失存储介质，其中数字信号处理器（１１）通过自身同步串口及其对应引脚切换模块（３２）选择连接ＦＰＧＡ或应用器件；其中方法包括在ＦＰＧＡ加载阶段，切换引脚切换模块（３２）连接ＦＰＧＡ，配置并利用所述同步串口对ＦＰＧＡ（１２）进行被动串行方式加载；加载完成后，切换引脚切换模块（３２）连接应用器件，配置并利用所述同步串口完成具体应用。这种方法及其装置充分利用同步串口资源，不影响其正常使用，同时减少对ＤＳＰ的ＧＰＩＯ资源浪费，提高加载速度并显著降低使用专用ＰＲＯＭ的成本开支。
【技术实现步骤摘要】
本专利技术涉及DSP应用，具体涉及一种FPGA加载方法及其装置。技术背景目前，现场可编程门阵列Field Programmable Gate Array (简称FPGA)以 其内部丰富的触发器和外部众多的I/O引脚成为现代数字应用系统的胶 水，它对于数字信号处理器Digital Singnal Processor (简称DSP)芯片应用 系统的作用也是如此，FPGA的可编程特性提升了 DSP的接口能力。FPGA 芯片内部运行的逻辑是以配置文件的形式保存在某种存储介质上，需要在加 电时进行加载， 一般做法是将外部PROM中的数据通过串行方式主动读入 片内配置RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢 复成白片，内部逻辑关系消失。当需要修改FPGA功能时，只需换一片PROM 即可。在产品的研发过程会有多次的FPGA逻辑修改，特别在投产后因FPGA 的逻辑升级，原已批量烧好的PROM芯片不得不废弃，这种专用PROM — 次编程的特性和高昂的价格会带来巨大的浪费，增加无谓的成本开销。其实FPGA的加载还可以通过被动串行方式来实现4巴配置文件存储于 非易失存储介质FLASH上，可以实现多次擦写，从而节省了大量的成本。 在一皮动串行加载方式中， 一般采用通用I/O 口 General-Purpose Input/Output (简称GPIO)脚来进行，如图1所示， 一共需要5个I/0脚，其中GPI01~2 用作加载过程的同步时钟和数据输出，GPI03用作配置文件数据加载的控制 脚，GPI04 5用作加载过程中的状态查询。在有同步串口的DSP上， GPI01 2脚可用同步串口来替代。但是这种方法会占用GPIO和同步串口资 源，GPIO在DSP应用系统中属于稀缺资源而且大多是复用管脚，可供使用 的并不多。而同步串口 MsBsp典型应用是用来连接音频AD和DA器件的， 结构如图2所示
技术实现思路
本专利技术需要解决的技术问题是提供一种FPGA加载方法及其装置，能够 使用被动串行方式进行加载，同时节省DSP的管脚资源。本专利技术的上述第一个技术问题这样解决，提供一种FPGA加载方法，数 字信号处理器通过自身同步串口 McBsp及其对应引脚切换才莫块选择连接 FPGA或应用器件，包括以下步骤U)在FPGA加载阶段，切换所述引脚切换模块连接FPGA,配置并利 用所述同步串口对FPGA进行被动串行方式加载；1.2)加载完成后，切换所述引脚切换模块连接应用器件，配置并利用所 述同步串口完成具体应用。这样充分利用FPGA的加载和McBsp的使用在时间上的先后顺序关系， 对McBsp做一些改动和配置，通过外部一些简单的电路，使其先在FPGA 加载阶段配置为同步串口和GPIO的组合体；在FPGA加载完成之后，再把 McBsp恢复配置为正常串口使用。按照本专利技术提供的加载方法，所述应用器件包括但不限制于是音频数/ 模和模/数转换器件、或T1成帧器和Tl解帧器、或El成帧器和El解帧器、 或高速串行总线HighWay交换器等等。按照本专利技术提供的加载方法，所述步骤1.2)中连接是所述同步串口中的 自定义CLKX、 DX、 FSX、 CLKR、 DR、 FSR脚分别对应与数/才莫转换器件 的DA—CLK、 DA一DIN、 DA一WCLK以及模/数转换器件的AD一CLK、 AD—DOUT、 AD—WCLK扭p相连。按照本专利技术提供的加载方法，所述步骤l.l)中连接是所述同步串口中的 自定义CLKX、 DX、 CLKR、 DR、 FSR脚分别对应与FPGA的LG—CLK、 LG—DIN、 PROGRAM、 DONE、 INIT脚相连。按照本专利技术提供的加载方法，所述被动串行方式加载是数字信号处理器 读取与其连接的非易失存储介质中的配置数据再利用所述同步串口对 FGPA进行加载。按照本专利技术提供的加载方法，所述引脚切换模块是一组三态门；所述三态门是同向或反向信号开关，即切换前后信号方向不变或切换前后信号方 向改变的切换开关。按照本专利技术提供的加载方法，所述引脚切换模块的切换通过与其连接的 FPGA的GPIO脚进行控制，即FPGA的GPIO脚输出两种控制信号或一种 控制信号加无输出。本专利技术的上述另一个技术问题这样解决，提供一种FPGA加载装置，包 括数字信号处理器及与其连接的FPGA、应用器件和保存配置数据的非易失 存储介质，数字信号处理器通过自身同步串口及其对应引脚切换模块选择连 接FPGA或音频应用器件。。按照本专利技术提供的加载装置，所述应用器件包括但不限制于是音频数/ 模和模/数转换器件、或ti成帧器和Tl解帧器、或El成帧器和El解帧器、 或高速串行总线HighWay交换器等等。按照本专利技术提供的加载装置，所述引脚切换模块是一组三态门，所述三 态门是同向或反向切换开关，即切换前后信号方向不变或切换前后信号方 向改变的切换开关。本专利技术提供的FPGA加载方法及其装置，与现有技术相比，有以下优势1. 充分利用McBsp的资源，不影响McBsp的正常使用；2. 减少对DSP的GPIO资源的浪费，本专利技术只需要1个GPIO脚用于三 态门的控制，而且这个10脚可以由FPGA提供；3. McBsp内置有移位寄存器，减少了软件的移位操作，提高了加载速度;4. 显著减少专用PROM的成本开支。附图说明下面结合附图和具体实施例进一 步对本专利技术进行详细说明。 图1是FPGA被动串行加载示意图；图2是DSP同步串口 McBsp和音频A/D、D/A的典型连接关系示意图； 图3是根据本专利技术提供的FPGA加载装置一个实施例的结构示意图； 图4是图3所示装置中引脚切换模块中的同向切换开关； 图5是图3所示装置中引脚切换模块中的反向切换开关； 图6是与图3对应的本专利技术FPGA加载方法流程示意图。具体实施方式首先，说明本专利技术基础(-)如图l所示，FPGA被动串行加载方式该系统由负责加载的数字信 号处理器11和加载对象FPGA 12组成。LG—CLK和LG_DIN分别用作加载 的同步时钟和数据输入，FPGA配置文件以串行数据形式随同步时钟从数字 信号处理器11的管脚送出，1个clock发出lbit，以lbyte为单位；PROGRAM 用作配置数据加载的控制脚， 一个有一定宽度的低脉冲清空FPGA内部的配 置RAM后才能进行加载FPGA 12的4乘作；INIT和DONE用作加载过程中 的状态查询，在清空配置RAM后查询INIT，用来判断FPGA清空动作是否 有效，加载完lbyte后查询INIT,用以判断加载数据是否有错。DONE变高 表示配置文件加载完成。仁)如图2所示，数字信号处理器音频应用该系统中，数字信号处理器 11利用同步串口 McBsp中的发送端24与音频D/A器件22相连，用以进行 数字音频到模拟音频的转换，所有的信号对于数字信号处理器11来说都是 输出的；数字信号处理器11利用同步串口 McBsp中的接收端25与音频A/D 器件23相连，用以进行模拟音频到数字音频的转换，所有的信号对于数字 信号处理器11来说都是输入的。第二步，结合本专利技术具体实施例说明本专利技术(-)对应装置该装置，结构如图3所示，由数字信号处理器ll、引脚切换模块32、 引脚连线33、切换控制本文档来自技高网...
【技术保护点】
一种ＦＰＧＡ加载方法，其特征在于，数字信号处理器（１１）通过自身同步串口及其对应引脚切换模块（３２）选择连接ＦＰＧＡ（１２）或应用器件，包括以下步骤： １．１）在ＦＰＧＡ加载阶段，切换所述引脚切换模块（３２）连接ＦＰＧＡ，配置并利用所述同步串口对ＦＰＧＡ（１２）进行被动串行方式加载； １．２）加载完成后，切换所述引脚切换模块（３２）连接应用器件，配置并利用所述同步串口完成具体应用。
【技术特征摘要】
1、一种FPGA加载方法，其特征在于，数字信号处理器(11)通过自身同步串口及其对应引脚切换模块(32)选择连接FPGA(12)或应用器件，包括以下步骤1.1)在FPGA加载阶段，切换所述引脚切换模块(32)连接FPGA，配置并利用所述同步串口对FPGA(12)进行被动串行方式加载；1.2)加载完成后，切换所述引脚切换模块(32)连接应用器件，配置并利用所述同步串口完成具体应用。2、 根据权利要求1所述加载方法，其特征在于，所述应用器件是音 频数/才莫(22)和一莫/数(23)转换器件，或者成帧器和解帧器。3、 根据权利要求2所述加载方法，其特征在于，所述步骤1.2)中连 接是所述同步串口中的自定义CLKX、 DX、 FSX、 CLKR、 DR、 FSR脚分 别对应与数/模转换器件(22)的DA—CLK、 DA—DIN、 DA—WCLK以及模/数转 换器件(23)的AD—CLK、 AD—DOUT、 AD WCLK脚相连。4、 根据权利要求3所述加载方法，其特征在于，所述步骤l.l)中连 接是所述同步串口中的自定义CLKX、 DX、 CLKR、 DR、 FSR脚分别对应 与FPGA的LG—CLK...
【专利技术属性】
技术研发人员：苗军，丁元欣，于京涛，苏传朋，谭笑，丁鹏，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。