存储器控制方法及相关装置制造方法及图纸

本发明专利技术提供了一种存储器控制方法及其相关装置，用以通过部分或完全序列传输来存取存储器，该存储器控制方法包含：比较储存在第一地址的第一数据的预测数据命令延迟以及从存储器输出的数据中等待第一数据出现所需的预测时间间隔；以及如果预测时间间隔大于预测数据命令延迟，则发送一个命令到存储器以要求储存在第一地址的第一数据。本发明专利技术提供的存储器控制方法及相关装置，通过比较预测数据命令延迟及预测时间间隔，并根据比较结果作出相应的处理，以避免产生初始化耗时，可提高数据存取的效率。

【技术实现步骤摘要】

本专利技术是关于串行外围接口控制，特别是关于通过部分或完全序列传输 来存取存储器的存储器控制方法及相关装置。
技术介绍
随着半导体技术的发展，减少集成电路(integrated circuit, IC)的管脚数 (pin count)以节省成本己成为一个重要的课题。减少管脚数的一个解决方案 是利用串行外围接口 (serial peripheralinterface， SPI)相关组件，例如，串行 快闪存储器(serial flash memory)。根据串行外围接口协议(SPI protocol), 每一个新命令制定了一个初始化程序，其中初始化程序包含传送新命令以及 相关地址，因此在存储器(例如，串行快闪存储器)中所要求的数据(requested data)可被输出，以供进一步的利用。如果所要求的数据的地址具有较高的连 续性，则初始化程序所需时间与数据传输所需时间的比率就会较低。相反地， 如果所要求.的数据的地址具有较低的连续性，则初始化程序所需时间与数据 传输所需时间的比率就会较高，会导致较低的数据存取效率(data accessing performance )。
技术实现思路
为了解决以上技术问题，本专利技术提供了一种通过部分或完全序列传输来 存取存储器的存储器控制方法及相关装置。本专利技术提供了一种存储器控制方法，用以通过部分或完全序列传输来存取存储器。该存储器控制方法包含比较储存在第一地址的第一数据的预测数据命令延迟以及在从存储器输出的序列传输数据中等待第一数据的出现所需的预测时间间隔；以及如果预测时间间隔大于预测数据命令延迟，则发送一个命令到存储器以要求储存在第一地址的第一数据。本专利技术也提供了一种可通过部分或完全序列传输来存取存储器的装置。该装置包含处理电路，其可要求存储器中的数据；以及存储控制器，耦接于处理电路与存储器用以存取存储器，其中存储控制器可比较储存在第一地 址的第一数据的预测数据命令延迟以及从存储器传输至存储控制器的序列传 输数据中等待该第一数据的出现所需的预测时间间隔，以及如果该预测时间 间隔大于该预测数据命令延迟，则该存储控制器发送一个命令到该存储器以 要求储存在该第一地址的该第一数据。本专利技术提供的通过部分或完全序列传输来存取存储器的存储器控制方法 及相关装置，通过比较预测数据命令延迟及预测时间间隔，并根据比较结果 作出相应的处理，以避免产生初始化耗时，可提高数据存取的效率。附图说明图1为根据本专利技术一实施例的一种可通过部分或完全序列传输来存取存 储器的装置的示意图。图2为图1所示的相关信号的时序图。图3为根据本专利技术一实施例的一种通过部分或完全序列传输来存取存储 器的存储器控制方法的流程图。图4为根据本专利技术另一实施例的一种通过部分或完全序列传输来存取存 储器的存储器控制方法的流程图。图5为根据本专利技术另一实施例的一种通过部分或完全序列传输来存取存 储器的存储器控制方法的流程图。图6为图5所示的实施例中相关信号的时序图。图7为与图6所示的时序图相比较的现有技术的时序图。图8为根据本专利技术另一实施例的一种可通过部分或完全序列传输来存取存储器的装置的示意图。 具体实施例方式请参考图1，图1为根据本专利技术一实施例的一种可通过部分或完全序列传输来存取(access)存储器的装置100的示意图。根据本专利技术的某些实施例， 上述存储器可部分地或完全地符合串行外围接口 (serial peripheral interface, SPI)标准，其中不管是部分地或是完全地符合串行外围接口标准，都不会影 响这些实施例的实施。在图1所示的实施例中，存储器是符合串行外围接口 标准的串行外围接口存储器120。如图1所示，本实施例的装置IOO包含集成 电路(integrated circuit，IC) 110与串行外围接口存储器120，而集成电路110 进一步包含处理电路112与存储控制器114。根据本实施例，存储控制器114 包含一个高速缓存(未显示)，用以暂存数据。存储控制器114根据本专利技术所揭示的一种通过部分或完全序列传输来存 取存储器(例如，串行外围接口存储器120)的存储器控制方法来运作。在某 种情况下，当存储控制器114正在存取数据，例如，图2所示的串行数据输 出信号(serial data output signal,以下简称为信号SDO)所载送(cany) 的数据D(l)、 D(2)、 D(3)、…等时，会有初始化耗时延迟(initialization overhead latency)产生，其可简称为初始化耗时(initialization overhead),其中串行数 据输入信号(serial data itput signal,以下简称为信号SDI)载送对应的命 令CMD与地址ADD,甚至还载送一些哑元DUMMY,这会导致上述的 初始化耗时。然而，在另一种情况下不会产生初始化耗时，这是因为根据本 实施例的某些判断标准会严格地禁止任何不必要的新命令，以节省整体的数 据存取时间。请注意，如图2所示的初始化耗时可视为数据命令延迟(data-to-command delay),数据命令延迟是指命令CMD开始的第一时间点以及第一个对应的数据D(O)出现时的第二时间点之间的时间间隔。图3为根据本专利技术一实施例的一种存储器控制方法910的流程图，其中 存储器控制方法910可应用于图1所示的实施例。存储器控制方法910描述 如下步骤910S:开始。步骤912: 根据预定值(predetermined value)来决定储存在第一地址的 第一数据的预测数据命令延迟(predicted data-to-command delay),并决定从 存储器输出(例如，串行外围接口存储器120)的序列传输数据中等待第一数 据出现所需的预测时间间隔(predicted time interval),上述序列传输数据是由 信号SDO所载送。步骤912中的预定值可预先根据试验性实验(trial experiment)及/或理论计算来决定，以便预测第一数据的数据命令延迟。序 列传输数据中的一部分数据目前是从串行外围接口存储器120被输出，而该 部分数据的地址可称为目前地址(current address)。预测时间间隔可根据第一 地址与目前地址来决定。例如，预测时间间隔对应于第一地址与目前地址之 间的差值。步骤914: 比较预测数据命令延迟以及预测时间间隔。 步骤916:如果预测时间间隔大于预测数据命令延迟，则发送一个命令 至串行外围接口存储器120以要求第一数据；否则，在序列传输数据中收集 接下来的数据以取得第一数据，或在预测时间间隔之后(例如，在第二时间 点)在序列传输数据中收集数据以取得第一数据。 步骤910E:结束。图4为根据本专利技术另一实施例的一种通过部分或完全序列传输来存取存 储器的存储器控制方法920的流程图，其中本实施例是图3所示的实施例的 一个变化实施例，且存储器控制方法920可应用在图1所示的实施例上。与 存储器控制方法910相比较，图4所示的存储器控制方法920描述了更多实 施细节，说明如下 从步骤920S开始执行。在步骤922中，存储控制器114从处理电路112 接收地址M ，其中处理电路112可决定地址M本文档来自技高网...

【技术保护点】
一种存储器控制方法，用以通过部分或完全序列传输来存取存储器，其特征在于，该存储器控制方法包含：比较储存在第一地址的第一数据的预测数据命令延迟以及在从所述存储器输出的序列传输数据中等待该第一数据出现所需的预测时间间隔；以及如果所述预测时间间隔大于所述预测数据命令延迟，则发送一个命令到所述存储器以要求储存在所述第一地址的第一数据。

【技术特征摘要】
US 2006-11-14 11/559,8791.一种存储器控制方法，用以通过部分或完全序列传输来存取存储器，其特征在于，该存储器控制方法包含比较储存在第一地址的第一数据的预测数据命令延迟以及在从所述存储器输出的序列传输数据中等待该第一数据出现所需的预测时间间隔；以及如果所述预测时间间隔大于所述预测数据命令延迟，则发送一个命令到所述存储器以要求储存在所述第一地址的第一数据。2. 如权利要求1所述的存储器控制方法，其特征在于，所述存储器部分 地或完全地符合串行外围接口标准。3. 如权利要求2所述的存储器控制方法，其特征在于，该方法进一步包含在所述存储器输出的串行数据输出信号所载送的所述序列传输数据中收 集数据。4. 如权利要求2所述的存储器控制方法，其特征在于，该方法进一步包含利用输入至所述存储器的串行数据输入信号来载送所述命令及所述第一 地址中的至少一个。5. 如权利要求1所述的存储器控制方法，其特征在于，所述存储器部分 地符合所述多个串行外围接口标准，以及所述存储器控制方法进一步包含在所述存储器输出的一组串行数据输出信号所载送的序列传输数据中收 集数据；或利用输入至所述存储器的一组串行数据输入信号来载送所述命令及所述 第一地址中的至少一个。6. 如权利要求1所述的存储器控制方法，其特征在于，所述序列传输数据中的部分数据目前是从所述存储器被传送，目前地址代表所述部分数据的地址，以及所述存储器控制方法进一步包含如果所述预测时间间隔小于所述预测数据命令延迟，且如果所述第一地 址是所述目前地址的下一地址，则在所述序列传输数据中收集接下来的数据， 以取得所述第一数据。7. 如权利要求1所述的存储器控制方法，其特征在于，所述序列传输数 据中的部分数据目前是从所述存储器被传送，目前地址代表所述部分数据的 地址，以及所述存储器控制方法进一步包含如果所述预测时间间隔小于所述预测数据命令延迟，且如果所述第一地 址不是所述目前地址的下一地址，则在所述预测时间间隔之后在所述序列传 输数据中收集数据，以取得所述第一数据。8. 如权利要求1所述的存储器控制方法，其特征在于，该方法进一步包含根据一个预定值来决定所述预测数据命令延迟。9. 如权利要求1所述的存储器控制方法，其特征在于，所述序列传输数 据中的一部分数据目前是从所述存储器被传送，目前地址代表所述部分数据 的地址，以及所述存储器控制方法进一步包含根据所述第一地址与所述目前地址来决定所述预测时间间隔。10. 如权利要求1所述的存储器控制方法，其特征在于，所述第一地址是 由一个处...

【专利技术属性】
技术研发人员：黄自立，李金松，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]