降低像差敏感度的布局、光罩制作及图形化方法技术

一种降低像差敏感度的布局方法，其是在布局图形周围加入至少一个布局辅助图形，所述的布局辅助图形互不相交，所述的布局辅助图形与布局图形互不相交，所述的布局辅助图形与相邻的布局图形间的距离大于等于一倍的布局图形临界尺寸且小于等于三倍的布局图形临界尺寸。本发明专利技术还公开了一种降低像差敏感度的光罩制作方法和图形化方法。应用本发明专利技术所提供的方法可以减小光刻系统的像差敏感度，使形成于半导体衬底的光刻胶膜上的图形获得较佳的临界尺寸一致性。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别是涉及可降低光刻系统像差敏感 度的布局、光罩制作及图形化方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片正向更高集成度的方向发展； 而半导体芯片的集成度越高，半导体器件的临界尺寸(CD， Critical Dimension) 越小。为了实现;微小的CD,必须将已设计好的更加精细的布局图形转移至光罩 上，再使用微影(lithography)技术将光罩上的图形聚焦在半导体衬底的光刻 胶膜上，因此，曝光装置的像差对光刻系统的成像质量的影响也变得越来越 突出，常见的几何像差有像散(Astigmatism aberration )、普差(Coma aberration)、球差(Spherical aberration)等，像差不可能完全消除，像差会 导致图形的CD—致性降低。通常以像差敏感度来表征几何像差对图形的CD 一致性的影响，像差敏感度定义为每单位像差CD的变化量，在曝光装置的光 源波长与数值孔径等条件不变的情况下，减小光刻系统的像差敏感度，就可 以减小CD的变化量，提高CD—致性。专利号为ZL03131305.1的中国专利公开了一种减少透镜像差与图案移位 的光罩与方法，其借助位于图形上方和下方的辅助图形弥补图形边缘强度降 级从而改善CD—致性，该方法可以改善图形的局部尺寸变形和减少图形移位 的现象，辅助图形的长度和间距由位于其上方和下方的图形决定。然而，上 述技术方案对于图形间距大于CD的光罩图案而言，位于图形上方和下方的辅 助图形仅能在一定程度上补偿了像差的影响，提高了图形的CD—致性，而不能从本质上降低光刻系统对像差的敏感度。
技术实现思路
本专利技术解决的问题是，提供一种可降低光刻系统的像差敏感度的方法， 进而减小图形的临界尺寸变化量，使形成于半导体衬底的光刻胶膜上的图形 获得较佳的临界尺寸 一致性。为解决上述问题，本专利技术提供一种降低像差敏感度的布局方法，包括下述步骤在布局图形周围加入至少一个布局辅助图形，所述的布局辅助图形 互不相交，所述的布局辅助图形与布局图形互不相交，所述的布局辅助图形 与相邻的布局图形间的距离大于等于一倍的布局图形临界尺寸且小于等于三 倍的布局图形临界尺寸。可选的，所述的位于相邻的布局图形长度边侧方的布局辅助图形的长度 等于或大于所述的相邻的布局图形的长度。所述的位于相邻的布局图形宽度 边侧方的布局辅助图形的长度等于或大于所述的相邻的布局图形的宽度。所 述的相邻的布局辅助图形间的距离大于等于一倍的布局图形临界尺寸且小于 等于三倍的布局图形临界尺寸。所述的布局辅助图形是亚分辨率图形。对应于上述的布局方法，本专利技术还提供一种降低像差敏感度的光罩制作 方法，包括下述步骤在布局图形周围加入至少一个布局辅助图形，所述的 布局辅助图形互不相交，所述的布局辅助图形与布局图形互不相交，所述的 布局辅助图形与相邻的布局图形间的距离大于等于一倍的布局图形临界尺寸 且小于等于三倍的布局图形临界尺寸；将布局图形和布局辅助图形转移至光 罩上，以形成对应的光罩图形和光罩辅助图形。可选的，所述的位于相邻的布局图形长度边侧方的布局辅助图形的长度 等于或大于所述的相邻的布局图形的长度。所述的位于相邻的布局图形宽度 边侧方的布局辅助图形的长度等于或大于所述的相邻的布局图形的宽度。所 述的相邻的布局辅助图形间的距离大于等于一倍的布局图形临界尺寸且小于等于三倍的布局图形临界尺寸。所述的布局辅助图形是亚分辨率图形。对应于上述的布局方法，本专利技术还提供一种降低像差敏感度的图形化方法，所述的方法包括下述步骤在布局图形周围加入至少一个布局辅助图形，所述的布局辅助图形互不相交，所述的布局辅助图形与布局图形互不相交， 所述的布局辅助图形与相邻的布局图形间的距离大于等于一倍的布局图形临界尺寸且小于等于三倍的布局图形临界尺寸；将布局图形和布局辅助图形转 移至光罩上，以形成对应的光罩图形和光罩辅助图形；借由所述的光罩在半 导体衬底的光刻胶膜上形成光刻胶膜图形。可选的，所述的位于相邻的布局图形长度边侧方的布局辅助图形的长度 等于或大于所述的相邻的布局图形的长度。所述的位于相邻的布局图形宽度 边侧方的布局辅助图形的长度等于或大于所述的相邻的布局图形的宽度。所 述的相邻的布局辅助图形间的距离大于等于一倍的布局图形临界尺寸且小于 等于三倍的布局图形临界尺寸。所述的布局辅助图形是亚分辨率图形。与现有技术相比，上述技术方案在布局图形周围加入布局辅助图形，所 述的布局辅助图形与相邻的布局图形间的距离大于等于一倍的布局图形临界 尺寸且小于等于三倍的布局图形临界尺寸，利用加入的辅助图形改善图形的 密度分布和均匀性，以此降低光刻系统的像差敏感度，进而减小图形的临界 尺寸变化量，使形成于半导体衬底的光刻胶膜上的图形获得较佳的临界尺寸 一致性。附图说明图1是本专利技术第一实施例所述的加入辅助图形的示意图； 图2是本专利技术第二实施例所述的加入辅助图形的示意图； 图3是加入不同密度的辅助图形后对像散敏感度的影响； 图4是加入不同密度的辅助图形后对彗差敏感度的影响； 图5是加入不同密度的辅助图形后对球差敏感度的影响。具体实施方式本专利技术实质上是提供一种利用辅助图形改变图形密度分布和均匀性从而降低图形对曝光系统中像差的敏感程度，进而减小图形的CD变化量的方法。 根据图案中图形的密度可将图案分为密集图案(dense pattern)、半密集图 案(semi-dense pattern)和孤立图案(isolated pattern),密集图案是指图案中 图形间的距离等于1CD，半密集图案是指图案中图形间的距离大于ICD且小 于等于3CD，孤立图案是指图案中图形间的距离大于3CD。通过软件仿真和 工艺试验证明，像差对密集图案、半密集图案、孤立图案中图形的CD—致性 的影响越来越大，因此，改善图案中图形的密度分布和均匀性就可以减小像 差对CD —致性的影响。在半导体衬底的光刻胶膜上形成图形是使用光罩制造设备将已经设计好的布局图形转移至光罩上，然后再使用曝光装置将光罩图形转移至半导体衬 底的光刻胶膜上。因此，在布局图形周围加入布局辅助图形就可以减小形成 在半导体衬底的光刻胶膜上的图形的CD变化量。本专利技术提供一种降低像差敏感度的布局方法，包括下述步骤在布局图 形周围加入至少一个布局辅助图形，所述的布局辅助图形互不相交，所述的 布局辅助图形与布局图形互不相交，所述的布局辅助图形与相邻的布局图形 间的距离大于等于1倍的布局图形临界尺寸且小于等于3倍的布局图形临界 尺寸。所述的位于相邻的布局图形长度边侧方的布局辅助图形的长度等于或大 于所述的相邻的布局图形的长度。所述的位于相邻的布局图形宽度边侧方的 布局辅助图形的长度等于或大于所述的相邻的布局图形的宽度。所述的相邻 的布局辅助图形间的距离大于等于一倍的布局图形临界尺寸且小于等于三倍 的布局图形临界尺寸。所述的布局辅助图形是亚分辨率图形。下面结合附图和较佳实施例对本专利技术的具体实施方式做详细的说明。请参考图1,图1是本专利技术所述的降低像差敏感度的布局方法在一维布 局图案中加入布局辅助图形的示意图。如图所示，相互平行的布局图形1本文档来自技高网...

【技术保护点】
一种降低像差敏感度的布局方法，其特征在于，包括下述步骤：　在布局图形周围加入至少一个布局辅助图形，所述的布局辅助图形互不相交，所述的布局辅助图形与布局图形互不相交，所述的布局辅助图形与相邻的布局图形间的距离大于等于一倍的布局图形临界尺寸且小于等于三倍的布局图形临界尺寸。

【技术特征摘要】

【专利技术属性】
技术研发人员：张飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]