本发明专利技术公开了一种电源领域的电流源装置，包括２个ＮＭＯＳ晶体管Ｍ０、Ｍ１；３个ＰＭＯＳ晶体管Ｍ２、Ｍ３、Ｍ４和１个电阻Ｒ；电阻Ｒ的一端和Ｍ４的源极相连接，并连接到电源电压ＶＤＤ上；电阻Ｒ的另一端和Ｍ３的源极相连接，Ｍ４的栅极和漏极相连接，并连接到Ｍ２的源极上；Ｍ３的的栅极和Ｍ２的栅极相连接，并连接到Ｍ２的漏极和Ｍ０的漏极上；Ｍ３的漏极和Ｍ１的漏极相连接，并连接到Ｍ０和Ｍ１的栅极上；Ｍ０和Ｍ１的源极相连接，并连接到电源地ＧＮＤ上。本发明专利技术具有器件少、功耗低、设计简单、可靠性高等特点。
Current source device
The invention discloses a current source power supply device in the field, including 2 NMOS transistors M0, M1; 3 PMOS, M3, M4 and M2 transistor 1 resistor R; end resistance R and M4 source electrode connected, and connected to the power supply voltage of VDD; the other end of the resistor R and M3 the source electrode connection, connect the M4 gate and drain electrode, and connected to the M2 source; M3 gate and M2 gate is connected and connected to the drain of the M2 and M0 drain; the drain of the M3 and M1 drain electrode connected, and connected to the gate of M0 and M1 the M0 and M1; the source electrode is connected, and connected to the power supply to the GND. The invention has the advantages of few devices, low power consumption, simple design, high reliability, etc..
【技术实现步骤摘要】
本专利技术涉及电源领域，尤其涉及模拟电路中和电源电压无关的电流源装置。
技术介绍
在模拟电路中，电源电压的波动往往会导致电流的波动，电流的波动会降低电路的性能，严重时甚至会使电路的功能无法实现。因此，如何产生一个和电源电压无关的电流是个非常重要的问题。现有做法往往是先用带隙基准源产生一个与电源电压无关的电平，然后用这个电平去得到一个与电源电压无关的电流。图1为用带隙基准源产生一个与电源电压无关的电流的示意图，图中MOS晶体管M0，M1，双极晶体管Q0，Q1，电阻R和运算放大器实现了带隙基准源，然后通过MOS晶体管M2得到一个与电源电压无关的电流。从图中可以看出，这种方法的主要缺点是器件多、功耗大、设计复杂、可靠性低。
技术实现思路
本专利技术所要解决的技术问题是提出一种电流源装置，以期克服现有技术存在的器件多、功耗大、设计复杂、可靠性低等缺点。本专利技术所构造的电流源装置，包括2个NMOS晶体管M0、M1；3个PMOS晶体管M2、M3、M4和1个电阻R；所述电阻R的一端和PMOS晶体管M4的源极相连接，并连接到电源电压VDD上；电阻R的另一端和PMOS晶体管M3的源极相连接，PMOS晶体管M4的栅极和漏极相连接，并连接到PMOS晶体管M2的源极上；PMOS晶体管M3的的栅极和PMOS晶体管M2的栅极相连接，并连接到PMOS晶体管M2的漏极和NMOS晶体管M0的漏极上；PMOS晶体管M3的漏极和NMOS晶体管M1的漏极相连接，并连接到NMOS晶体管M0和NMOS晶体管M1的栅极上；NMOS晶体管M0和NMOS晶体管M1的源极相连接，并连接到电源地GND上；如果所有的MOS晶体管都工作在饱和区，则流经晶体管M0的电流I与电源电压无关。采用本专利技术所述的电流源装置，通过选择适当的MOS管的栅宽和栅长，就可以通过五个MOS晶体管和一个电阻实现和电源电压无关的电流。且其具有器件少、功耗低、设计简单、可靠性高等特点。附图说明图1是作为现有技术的电流源结构图。图2是本专利技术所述与电源电压无关的电流源装置结构图。图3是本专利技术所述装置仿真图。具体实施例方式下面结合具体实施方式对本专利技术所述装置做进一步说明。本专利技术所描述的与电源电压无关的的电流源结构如附图2所示，由两个NMOS晶体管M0，M1；三个PMOS晶体管M2，M3，M4和一个电阻R实现。如图所示，NMOS晶体管M0，M1的源极接地，栅极相连并连接到晶体管M1的漏极上，因此，M0和M1的栅源电压相等，流经M0和M1的电流和它们的长宽比成比例。PMOS晶体管M3的漏极和NMOS晶体管M1的漏极相连，PMOS晶体管M2的漏极和NMOS晶体管M0的漏极相连，晶体管M3和M2的栅极相连并连接到晶体管M2的漏极上，因此晶体管M0，M1，M2，M3组成了wilson电流源结构，M3的源极通过电阻R连接到电源电压上，M2的源极和PMOS晶体管M4的漏极接在一起，M4的栅极和漏极相连，源极连接到电源电压上。假设所有的MOS器件都工作在饱和区，左边支路的电流为IR，右边支路的电流为I。由于MOS晶体管M0，M1都是NMOS且工作在饱和区，M0的栅宽为13.2um，栅长为1um；M1的栅宽为33um，栅长为1um；则IR和I的比值仅和这两个晶体管的栅的宽长比有关，具体大小为IRI=33/113.2/1=2.51]]>设K为PMOS的特性参数，VT为PMOS的阈值电压，根据MOS器件在饱和区的电压电流方程I=KWL(VGS-VT)2]]>(W，L分别为MOS管的栅宽和栅长)PMOS管M3的栅宽为6um，栅长为2um，则PMOS管M3的栅源电压VCA大小为VCA=I×2K×6+VT=IK×3+VT]]>PMOS晶体管M2的栅宽为60um，栅长为2um，则PMOS管M2的栅源电压VBA的大小为VBA=IR×2K×60+VT=I×2.5×2K×60+VT=12IRK×3+VT]]>PMOS晶体管M4的栅宽是60um，栅长是2um，则PMOS管M4的栅源电压VBD的大小为VDB=VBA=12IK×3+VT]]>在电阻R上的电压为VR＝IR×R则根据图3，有下列等式VCA+VR＝VBA+VDB＝2VBA即 IK×3+VT+IR×R=2×(12IK×3+VT)]]>IR×R＝VTIR=VTR]]>I=VT2.5×R]]>所以，只要电路中的MOS晶体管工作在饱和区，通过选择适当的MOS管的栅宽和栅长，那么电路的电流I只和MOS管的阈值VT和电阻阻值R有关，而与电源电压无关。附图3为该电路的仿真结果，从图上看，只要晶体管饱和后，随着电源电压从2.1V变化到6V，I的变化不大。权利要求1.一种电流源装置，其特征在于，包括2个NMOS晶体管M0、M1；3个PMOS晶体管M2、M3、M4和1个电阻R；所述电阻R的一端和PMOS晶体管M4的源极相连接，并连接到电源电压VDD上；电阻R的另一端和PMOS晶体管M3的源极相连接，PMOS晶体管M4的栅极和漏极相连接，并连接到PMOS晶体管M2的源极上；PMOS晶体管M3的的栅极和PMOS晶体管M2的栅极相连接，并连接到PMOS晶体管M2的漏极和NMOS晶体管M0的漏极上；PMOS晶体管M3的漏极和NMOS晶体管M1的漏极相连接，并连接到NMOS晶体管M0和NMOS晶体管M1的栅极上；NMOS晶体管M0和NMOS晶体管M1的源极相连接，并连接到电源地GND上；如果所有的MOS晶体管都工作在饱和区，则流经晶体管M0的电流I与电源电压无关。2.根据权利要求1所述的电流源装置，其特征在于，只要装置中的MOS晶体管工作在饱和区，通过选择适当的MOS管的栅宽和栅长，则装置的电流I只和MOS管的阈值VT和电阻阻值R有关，而与电源电压无关。3.根据权利要求2所述的电流源装置，其特征在于，M0的栅宽为13.2um，栅长为1um；M1的栅宽为33um，栅长为1um；IR和I的比值仅和这两个晶体管的栅的宽长比有关，具体大小为IRI=33/113.2/1=2.51.]]>4.根据权利要求2所述的电流源装置，其特征在于，设K为PMOS的特性参数，VT为PMOS的阈值电压，如果PMOS管M3的栅宽为6um，栅长为2um；PMOS晶体管M2的栅宽为60um，栅长为2um；PMOS晶体管M4的栅宽是60um，栅长是2um，则装置的电流I只和MOS管的阈值VT和电阻阻值R有关，而与电源电压无关。全文摘要本专利技术公开了一种电源领域的电流源装置，包括2个NMOS晶体管M0、M1；3个PMOS晶体管M2、M3、M4和1个电阻R；电阻R的一端和M4的源极相连接，并连接到电源电压VDD上；电阻R的另一端和M3的源极相连接，M4的栅极和漏极相连接，并连接到M2的源极上；M3的的栅极和M2的栅极相连接，并连接到M2的漏极和M0的漏极上；M3的漏极和M1的漏极相连接，并本文档来自技高网...
【技术保护点】
一种电流源装置，其特征在于，包括２个ＮＭＯＳ晶体管Ｍ０、Ｍ１；３个ＰＭＯＳ晶体管Ｍ２、Ｍ３、Ｍ４和１个电阻Ｒ；所述电阻Ｒ的一端和ＰＭＯＳ晶体管Ｍ４的源极相连接，并连接到电源电压ＶＤＤ上；电阻Ｒ的另一端和ＰＭＯＳ晶体管Ｍ３的源极相连接 ，ＰＭＯＳ晶体管Ｍ４的栅极和漏极相连接，并连接到ＰＭＯＳ晶体管Ｍ２的源极上；ＰＭＯＳ晶体管Ｍ３的的栅极和ＰＭＯＳ晶体管Ｍ２的栅极相连接，并连接到ＰＭＯＳ晶体管Ｍ２的漏极和ＮＭＯＳ晶体管Ｍ０的漏极上；ＰＭＯＳ晶体管Ｍ３的漏极和ＮＭＯＳ晶体管Ｍ１的漏极相连接，并连接到ＮＭＯＳ晶体管Ｍ０和ＮＭＯＳ晶体管Ｍ１的栅极上；ＮＭＯＳ晶体管Ｍ０和ＮＭＯＳ晶体管Ｍ１的源极相连接，并连接到电源地ＧＮＤ上；如果所有的ＭＯＳ晶体管都工作在饱和区，则流经晶体管Ｍ０的电流１与电源电压无关。
【技术特征摘要】
【专利技术属性】
技术研发人员：姚海霆，吴小晔，李梅，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。