光学近距修正方法、光掩模版制作方法及图形化方法技术

一种光学近距修正方法，包括下列步骤：提供至少两个线端靠近的布局线路图形；在两个线端的对侧分别形成布局辅助图形。还提供光掩模版制作方法和图形化方法，使在晶圆上形成的至少两个线路图形线端之间不产生桥接。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及光学近距修正(OPC, Optical Proximity Correction)方法、光掩模版制作方法及图形化方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、 更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展；而 半导体芯片的集成度越高，则半导体器件的临界尺寸(CD, Critical Dimension) 越小。为了实现微小的CD,必须使光掩模版上更加精细的图像聚焦在半导体衬 底的光刻胶上，并且必须增强光学分辨率，以制造接近光掩模版工艺中光学 分辨率极限的半导体器件。分辨率增强技术包括利用短波长光源、相移掩模 方法和利用轴外照射(OAI, Off-Axis Illumination)的方法。理论上讲，在利 用OAI的情况下，分辨率大约比利用传统照射时的分辨率高约1.5倍，并且 能够增强聚焦深度(DOF, depth of focus),具体可参照申请号为02131645.7 的中国专利申请。通过OAI技术，由光学系统印制在半导体衬底上CD的最 小空间周期可以被进一步缩短，但是会产生光学近距效应(OPE， Optical Proximity Effect)。光学近距效应源于当光掩模版上节距非常靠近的掩模版线 路图形以微影方式转移到晶圓的光刻胶上时，由于相邻图形的光波互相作用， 亦即衍射，而造成最后转移到光刻胶上的图形扭曲失真，产生依图形形状而 定的变动。在深亚微米器件中，由于线路图形非常密集，光学近距效应会降 低光学系统对于曝光图形的分辨率。现有制作线路图形产生光学近距效应的情况参考图1至图3。如图l所示，在布局软件中，形成线端101靠近的至少两个布局线路图形102。如图2所示， 用直写装置将布局线路图形102写入光掩模版上，形成掩模版线路图形104, 由于光学近距效应，在将布局软件中的布局线路图形102转移至光掩模版上 后，形成的掩模版线路图形104的线端103相较于布局线路图形102的线端101 会发生变形并且长度缩短。如图3所示，在曝光机台中，将光掩模版上掩模版 线路图形104转移至晶圓的光刻胶层上，经过曝光显影工艺，形成线路图形 106,同样因为光学近距效应，形成的线路图形106相较于光掩模版上的掩模 版线路图形104长度缩短。如图4所示，在将光掩模版上的掩模版线路图形通过曝光机台转移至晶圓 的光刻胶层上时，由于在光掩模版上的掩模版线路图形的线端已经变形为曲 率半径大于零的图形，并且由于在曲率半径大于零的掩模版线路图形109边缘 曝光能量比曲率半径等于零的掩模版线路图形108边缘曝光能量集中，最终形 成于图3所示的晶圓光刻胶层上的线路图形106的线端105比线体107部分的光 刻胶层多显影掉，进而使线端105尺寸进一步缩小，导致后续形成的半导体器 件尺寸小于预定尺寸，而产生短路。为解决上述现象，在晶圓的光刻胶层上形成曲率半径大于零的线路图形 之前，先在布局软件中对布局线路图形的线端部分进行光学近距修正，使线 端部分的尺寸增大，避免线端部分由于曲率半径大于零而接收曝光能量比曲 率半径等于零的线体部分多，造成线端尺寸小于预定尺寸。然而，随着半导体器件的集成度越高，半导体器件的临界尺寸也越来越 小，如果增大布局线路图形线端部分的尺寸，则会在光掩模版上造成靠近的 两个掩模版线路图形线端产生桥接，进而导致在晶圓上的两个线路图形线端 也发生桥接，使得半导体器件失效。
技术实现思路
本专利技术解决的问题是提供一种光学近距修正的方法，防止晶圓上的两个 线路图形线端发生桥接，使得半导体器件失效。为解决上述问题，本专利技术提供一种光学近距修正方法，包括下列步骤 提供至少两个线端相邻或相对的布局线路图形；在两个线端的对侧形成对应 的布局辅助图形。实施例中，所述布局辅助图形的长为35nm 55nm,宽为35nm 55nm。所 述布局辅助图形与对应布局线路图形的相邻边之间距离为80nm~ 110nm。所述 线端的临界尺寸小于曝光机台波长的1/2。所述两个布局线路图形相邻或相对 线端的相邻平行边之间距离为60nm 80nm。本专利技术提供一种光掩模版制作方法，包括下列步骤提供至少两个线端 相邻或相对的布局线路图形；在两个线端的对侧形成对应的布局辅助图形； 将布局线路图形和布局辅助图形转移至光掩模版上，形成线端向相反方向倾 斜的掩模版线路图形。实施例中，所述布局辅助图形的长为35nm 55nm,宽为35nm 55nm。所 述布局辅助图形与对应布局线路图形的相邻边之间距离为80nm 110nm。所述 两个布局线路图形相邻或相对线端的相邻平行边之间距离为60nm 80nm。本专利技术提供一种图形化方法，包括下列步骤提供至少两个线端相邻或 相对的布局线路图形；在两个线端的对侧形成对应的布局辅助图形；将布局 线路图形和布局辅助图形转移至光掩模版上，形成线端向相反方向倾斜的掩 模版线路图形；将光掩模版上的掩模版线路图形转移至晶圓上，形成线端向 相反方向倾斜的线路图形。实施例中，所述布局辅助图形的长为35nm 55nm,宽为35nm 55nm。所 述布局辅助图形与对应布局线路图形的相邻边之间距离为80nm 110nm。所述 两个布局线路图形相邻或相对线端的相邻平行边之间距离为60nm 80nm。与现有技术相比，上述方案具有以下优点在两个线端相邻或相对的布局线路图形的线端对侧形成对应的布局辅助图形。使形成在光掩模版上的掩 模版线路图形及形成于晶圓上的线路图形的线端向相反方向倾斜，实现线端 之间不产生桥接，提高半导体器件的性能。附图说明图1至图3是现有制作线路图形的示意图； 图4是现有对不同类型线路的曝光情况示意图； 图5是本专利技术进行光学近距修正的实施例流程图； 图6是本专利技术进行光掩模版制作的实施例流程图； 图7是本专利技术进行图形化的实施例流程图8至图10是本专利技术对线路图形进行光学近距修正的第一实施例示意图11至图13是本专利技术对线路图形进行光学近距修正的第二实施例示意图。具体实施例方式本专利技术在两个线端相邻或相对的布局线^各图形的线端对侧形成对应的布 局辅助图形。使形成在光掩模版上的掩模版线路图形及形成于晶圓上的线路 图形的线端向相反方向倾斜，实现线端之间不产生桥接，提高半导体器件的 性能。下面结合附图对本专利技术的具体实施方式做详细的说明。图5是本专利技术进行光学近距修正的实施例流程图。如图5所示，执行步骤S101,提供至少两个线端相邻或相对的布局线路图形；执行步骤S102,在两个线端的对侧形成对应的布局辅助图形。图6是本专利技术进行光掩模版制作的实施例流程图。如图6所示，执行步骤S201,提供至少两个线端相邻或相对的布局线路图形；执行步骤S202，在 两个线端的对侧形成对应的布局辅助图形；执行步骤S203，将布局线路图形 和布局辅助图形转移至光掩模版上，形成线端向相反方向倾斜的掩模版线路 图形。图7是本专利技术进行图形化的实施例流程图。如图7所示，执行步骤S301, 提供至少两个线端相邻或相对的布局线路图形；执行步骤S302,在两个线端 的对侧形成对应的布局辅助图形；执行步骤S303,将布局线路图形和布局辅 助图形转移至光掩模版上，形成线端向相反方向倾斜的掩模版线路图形；本文档来自技高网...

【技术保护点】
一种光学近距修正方法，其特征在于，包括下列步骤：提供至少两个线端相邻或相对的布局线路图形；在两个线端的对侧形成对应的布局辅助图形。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘庆炜，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]