电光器件基片,电光器件,电子器件和投影显示设备制造技术

提供一种用于实现均匀的抛光速度，而不使夹层绝缘膜变厚的结构，该半导体基片上带有用于像素选择的晶体管区。液晶板基片带有隔离膜１２，第二夹层绝缘膜１１，导线膜１０，像素电极，和连接插头１５。下部模型图形Ａ和上部模型图形Ｂ在非像素区中的输入接线端焊盘２６的周边上形成。由于在模型图形Ａ和Ｂ上形成的第三夹层绝缘膜１３的表面高度升高，防止了在该位置处的过度抛光。结果在ＣＭＰ处理中实现均匀的抛光速度。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】,电光器件,电子器件和投影显示设备的制作方法
本专利技术涉及一种用于电光器件的基片，如反射液晶板基片，特别是涉及一种包括像素区的，该像素区形成在用于选择像素的元件区上。如以下所述，本申请人在1966年10月22日申请的日本专利申请No.8-279388中披露了液晶板基片、液晶板和投影显示设备的结构。如附图说明图17所示，采用反射液晶板作为光阀的投影显示设备(液晶投影器)包括沿系统光轴L0放置的光源110；包括集成透镜120和极化光转换器130的极化光照明单元100；用于借助S极化光反射面201，反射由极化光照明单元100发射的S极化光束的极化光束分束器200；分光镜412，用于从被极化光束分束器200的S极化光反射面201反射的光中分离出蓝光分量(B)；用于调制分离的蓝光分量(B)的反射液晶光阀300B；分光镜413，用于借助分光镜412分离蓝光之后，通过反射从光束中分离出红光分量(R)；用于调制分离的红光分量(R)的反射液晶光阀300R；用于调制通过分光镜413的剩余绿光分量(G)的反射液晶光阀300G；包括用于将合成的光投影到屏幕600上的投影透镜的投影光学系统500，其中在三个反射液晶光阀300R、300G和300B中调制的光分量在它们的回程路径中通过分光镜413、412和极化光束分束器200被合成。如图18中以剖视图示出的反射液晶板30被用作反射液晶光阀300R、300G和300B。反射液晶板30包括用胶粘剂固定在由玻璃或陶瓷构成的支承基片32上的反射液晶板基片31；玻璃基片35，该基片带有由透明导电(ITO)膜构成的对电极(公共电极)33，位于入射光一侧，并与反射液晶板基片31相对有一间隙，该基片31被由密封体36构成的框架所封闭；以及公知的扭曲向列(TN)液晶或超垂直排列(superhomeotropic)(SH)液晶37，在其中液晶分子在不加电压的状态下垂直排列，液晶被密封在反射液晶板基片31和玻璃基片35之间由密封体36所封闭的空间中。图19是反射液晶板30中使用的反射液晶板基片31的放大的布局平面图。反射液晶板基片31包括带有像素电极的矩形像素区(显示区)20，该像素电极如图18所示设置成矩阵14；位于像素区20的右侧和左侧外部的栅线驱动器电路(Y驱动器)22R和22L，用于扫描栅线(扫描电极或线电极)；位于像素电极14的上侧外部的预充电/测试电路23，用于数据线(信号电极或列电极)；位于像素电极14底侧外部的图象信号采样电路24，用于根据图象数据给数据线提供图象信号；具有框架形状的密封区27，位于栅线驱动器22R和22L、预充电/测试电路23和图象信号采样电路24的外部，用于放置密封体36；沿底端排列，并借助其间的各向异性导电膜(ACF)38与软带导线39(flexible tape wiring)相连的多个接线端焊盘26；位于接线端焊盘阵列26和密封区27之间的数据线驱动器电路(X驱动器)21，用于根据图象数据给数据线提供图象信号；位于数据线驱动器电路21两端旁边的中继接线端焊盘(所谓的银点(siverpoint))29R和29L，用于给在玻璃基片35上的对电极33供电。位于密封区27内部的外围电路(栅线驱动器电路22R和22L，预充电/测试电路23和图象信号采样电路24)具有隔离膜25(参考图18)，以便屏蔽入射光，该隔离膜25与最顶层的像素电极14是一样的。图20是反射液晶板基片31的像素区20的局部放大平面图，图21是沿图20中的A-A’线所作的剖视图。在图21中，数字1表示具有20mm的边的单晶硅P--半导体基片(N--半导体基片也可以)。数字2表示在半导体基片1的器件形成区(MOSFET等)中的上表面(主表面)上形成的P型阱区，数字3表示场氧化膜(所谓的LOCOS)，它是为在半导体基片1的非元件形成区中隔离器件而形成的。图21所示的P型阱区2形成为像素区20的公用阱区，并与用于制造外围电路(栅线驱动器电路22R和22L，预充电/测试电路23，图象信号采样电路24和数据线驱动器21)的器件的P型阱区2’(参考图22)隔离开，其中像素区20设有例如768×1024的尺寸的像素矩阵。场氧化膜3在每个像素的划分区域中有两个开口。由多晶硅或金属硅化物构成的栅极4a经过在一个开口中央的栅绝缘膜4b形成；在P型阱区2上栅极4a的两侧形成的N+源区5a和N+漏区5b与栅极4a一起形成N沟道MOSFET(绝缘栅场效应晶体管)，用于像素选择。排列在一条线上的多个像素中的栅极4a在扫描线方向(像素线方向)延伸，形成栅线4。与线方向一致的P型电容电极区8在P型阱区2上另一开口中形成；由多晶硅或金属硅化物构成的电容电极9a与P型电容电极区8一起形成保持电容C，用于保持由用于像素选择的MOSFET所选择的信号，该电容电极9a在P型电容电极区8上形成，它们之间有绝缘膜(介质膜)9b。第一夹层绝缘膜6在栅电极4a和电容电极9a上形成，并且主要由铝构成的第一金属层在绝缘膜6上形成。第一金属层包括沿列方向延伸的数据线7(参看图20)；以梳齿形从数据线7伸出，并通过接触孔6a与源区4b导电接触的源极导线7a；和通过接触孔6b与漏区5b导电接触，并通过接触孔6c与电容电极9a导电接触的中继导线10。第二夹层绝缘膜11在形成数据线7、源极线7a和中继导线10的第一金属层上形成，基本由铝构成的第二金属层在第二夹层绝缘膜11上形成。第二金属层包括覆盖整个像素区20的隔离膜12。作为隔离膜12的第二金属层形成导线12b(参考图22)，用于连接在像素区20的周边形成的外围电路(栅线驱动器电路22R和22L、预充电/测试电路23、图象信号采样电路24和数据线驱动器电路21)中的各器件。插孔12a设置在隔离薄膜12与中继导线10对应的位置处。第三夹层绝缘膜13在隔离膜12上形成，而基本与一个像素相对应的矩形像素电极14在夹层绝缘膜13上形成，作为反射电极。接触孔16穿过第三和第二夹层绝缘膜13和11形成，从而定位在开口12a内。在通过CVD处理用高熔点金属例如钨填充接触孔16之后，在第三夹层绝缘膜13上形成的高熔点金属层和夹层绝缘膜13的正面通过化学-机械抛光(chemomechanical polishing)(CMP)处理变平，形成镜面。然后，通过低温溅射处理形成铝层，并通过图形化处理形成具有15μm到20μm的边的矩形像素电极14。中继导线10和像素电极14通过柱状连接插头(夹层导电部分)15电连接。钝化膜17在整个像素电极14上形成。另一方面，可通过CMP处理使第三夹层绝缘薄膜13平面化、设置接触孔和埋置高熔点金属如钨来形成连接插头15。通过CMP处理对第三夹层绝缘膜13进行的平面化对于沉积具有镜面的像素电极14是必要的，该像素电极14作为每个像素上的反射电极。这种处理对在像素电极14上的介质镜膜的形成也是必要的，该像素电极14和介质镜膜之间有保护膜。CMP处理使用一种由这样的成分构成的浆料(抛光液体)，它能够同时促进在划片(scribing)之前对晶片的化学腐蚀和机械抛光。然而在像素区20中，用于像素选择的MOSFET、保持电容C的电极导线7a和10，以及隔离膜12被形成为底层。同时，如图22所本文档来自技高网...

【技术保护点】
一种电光器件基片，包括在像素区中交替形成的多个夹层绝缘膜和多个导电层的层膜结构，在该像素区中开关元件与每个像素相对应设置在基片上，在所述多个导电层中的顶导电层下面至少一个夹层绝缘膜通过抛光变平或被平面化； 所述基片的特征在于有单个或多个层的模型图形至少设置在在所述基片上的非像素区形成的接线端焊盘附近，该层包括经受所述抛光的所述夹层绝缘膜下面的所述导电层。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：平林幸哉，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：JP[日本]