低采样率高精度频率计数器制造技术

一种低采样率高精度频率计数器，时钟信号产生电路；整形电路１；控制电路１，该电路的输入端接时钟信号产生电路；Ａ／Ｄ转换器１，该电路的输入端接整形电路１和控制电路１以及时钟信号产生电路；整形电路２；控制电路２，该电路的输入端接时钟信号产生电路；Ａ／Ｄ转换器２，该电路的输入端接整形电路２和控制电路２以及时钟信号产生电路。它还包括对整机进行控制的单片计算机，该电路的输入端接Ａ／Ｄ转换器１和Ａ／Ｄ转换器２。本实用新型专利技术在４０Ｋ的采样率下，能实现１０↑［－１２］的秒级测量精度，１０００ｓ测量精度优于１０↑［－１５］，量程１Ｈｚ～１０↑［－５］Ｈｚ。本实用新型专利技术具有设计合理、测量精度高、量程长、灵活方便、生产成本低等优点，可作为频率计数器。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于无线电通讯
，具体涉及到低采样率高精度频率计数器。
技术介绍
计数器主要采用数字技术，对待测模拟频率信号进行同步采样，通过分析采样后的数字信号计算待测信号的频率，从而进行高精度的频率测量。目前的频率计数器，主要采用内插技术，这种测量方法是在模拟电路技术的基础上实现的，直接对模拟的频率信号进行测量，还没有一种计数器可以通过对待测频率信号进行数字采样，将模拟信号转化成数字信号，通过分析数字信号的特征来进行频率测量。数字技术很难实现高精度的测量，其主要原因在于数字技术的采样率限制了其精度，一般来说，要实现10-9的测量精度，就要求有1G的采样率。如果要在秒一级实现10-12的频率测量精度，采用数字方法，这几乎是不可能实现的。国内外尚未发现类似的设备。
技术实现思路
本技术所要解决的技术问题在于提供一种设计合理、测量精度高、量程长、灵活方便、生产成本低的低采样率高精度频率计数器。解决上述技术问题所采用的技术方案是它包括用于产生时钟信号的时钟信号产生电路；对输入的待测频率信号进行整形的整形电路1；控制电路1，该电路的输入端接时钟信号产生电路；A/D转换器1，该电路的输入端接整形电路1和控制电路1以及时钟信号产生电路；对输入的参考频率信号进行整形的整形电路2；控制电路2，该电路的输入端接时钟信号产生电路；A/D转换器2，该电路的输入端接整形电路2和控制电路2以及时钟信号产生电路。它还包括对整机进行控制的单片计算机，该电路的输入端接A/D转换器1和A/D转换器2。本技术的控制电路1为集成电路U9A的1脚接时钟信号产生电路、2脚接集成电路U10A的6脚、3脚接集成电路U5的23脚，集成电路U10A的1脚接集成电路U5的10脚、2脚和3脚接地。本技术的控制电路2为集成电路U9B的4脚接时钟信号产生电路、5脚接集成电路U10B的8脚、6脚接集成电路U6的23脚，集成电路U10B的13脚接集成电路U6的10脚、11脚和12脚接地。本技术的整形电路1与整形电路2相同；A/D转换器1与A/D转换器2相同。本技术在40K的采样率下，能实现10-12的秒级测量精度，1000s测量精度优于10-15，量程1Hz～10-5Hz。本技术具有设计合理、测量精度高、量程长、灵活方便、生产成本低等优点，可作为频率计数器。附图说明图1是本技术的电气原理方框图。图2是本技术的电子线路原理图。具体实施方式以下结合附图和实施例对本技术进一步详细说明，但本技术不限于这些实施例。图1是本技术的电气原理方框图，参见图1。在图1中，本技术是由整形电路1、A/D转换器1、控制电路1、整形电路2、A/D转换器2、控制电路2、单片计算机、时钟信号产生电路连接构成。控制电路1的输入端接时钟信号产生电路，A/D转换器1的输入端接控制电路1和时钟信号产生电路以及整形电路1，控制电路2的输入端接时钟信号产生电路，A/D转换器2的输入端接控制电路2和整形电路2以及时钟信号产生电路，单片计算机的输入端接A/D转换器1和A/D转换器2。待测频率信号从整形电路1送入，经A/D转换器1转换成数字信号。参考频率信号从整形电路2送入，经A/D转换器2转换成数字信号。两路数字信号送入单片机进行数字处理，单片计算机将计算结果即待测频率值输出到外接计算机。单片计算机同时控制时钟信号产生电路，根据待测频率标称值产生时钟信号。时钟信号产生电路产生的第一路时钟信号直接控制A/D转换器1和A/D转换器2进行同步采样，产生的第二路时钟信号分别通过控制电路1和控制电路2控制A/D转换器2同步输出数据。在图2中，本实施例的整形电路1由集成电路U1、集成电路U11、R3～R7、C1连接构成，集成电路U1的型号为MX584、集成电路U11的型号为LM741。U11的3脚通过R14输入待测频率信号、2脚通过R6接地、输出端6脚接R5的一端并通过R7接A/D转换器1，集成电路U1的1脚和8脚接地、4脚接C1的一端并通过R1接15V电源正极以及通过R3接A/D转换器1，R2的一端接C1的一端、另一端接R5和R4的一端，C1的另一端接地。本实施例的A/D转换器1由集成电路U3、集成电路U5连接构成，集成电路U3的型号为MX7574、集成电路U5的型号为IDT72251。集成电路U3的3和4脚接R7的另一端、2脚接R3的另一端、17脚接时钟信号产生电路、DB0～DB7端通过总线接集成电路U5的D0～D7端，集成电路U5的Q0～Q7端通过总线接单片计算机、10脚和23脚接控制电路1、7脚和11脚接单片计算机、22和25脚接电源，集成电路U5的5、6、8、9、24脚接地。本实施例的控制电路1由集成电路U9A、集成电路U10A连接构成，集成电路U9A的型号为74LS00、集成电路U10A的型号为74LS74。集成电路U9A的1脚接时钟信号产生电路、2脚接集成电路U10A的6脚、3脚接集成电路U5的23脚，集成电路U10A的1脚接集成电路U5的10脚、2脚和3脚接地。本实施例的整形电路2由集成电路U2、集成电路U12、R8～R14、C2连接构成，集成电路U2的型号为MX584、集成电路U12的型号为LM741。整形电路2元器件的连接关系与整形电路1完全相同。参考频率信号经过R11由集成电路U12的同相输入端3脚输入，集成电路U12输出端6脚经R14接A/D转换器2，集成电路U2的4脚经过R10接A/D转换器2。本实施例的A/D转换器2由集成电路U4，集成电路U6连接构成，集成电路U4的型号为MX7574，集成电路U6的型号为IDT72251。集成电路U4的2脚接整形电路2的R10的另一端、3脚和4脚整形电路2的R14的另一端、17脚接时钟信号产生电路、DB0～DB7端通过总线接集成电路U6的D0～D7端，集成电路U6的Q0～Q7端通过总线接单片计算机和时钟信号产生电路、23脚接控制电路2、7脚接单片计算机、22和25脚接电源，集成电路U6的5、6、8、9、24脚接地。本实施例的控制电路2由集成电路U9B、集成电路U10B连接构成，集成电路U9B的型号为74LS00、集成电路U10B的型号为74LS74。集成电路U9B的4脚接时钟信号产生电路、5脚接集成电路U10B的8脚、6脚接集成电路U6的23脚，集成电路U10B的13脚接集成电路U6的10脚、11脚和12脚接地。本实施例的单片计算机由集成电路U7、串口J1连接构成，集成电路U7的型号为89C52。集成电路U7的P10～P17端通过总线接集成电路U5的Q0～Q7端、P00～P07端通过总线接集成电路U6的Q0～Q7端和时钟信号产生电路、13脚接集成电路U5的11脚、12脚接集成电路U6的11脚、15脚接集成电路U5和集成电路U6的7脚、14脚接U10A的4脚以及集成电路U10B的10脚、24脚接时钟信号产生电路、10和11脚分别接串口J1的2脚和3脚，通过串口J1与外接计算机连接。本实施例的时钟信号产生电路由集成电路U8、集成电路U11、R15、R16连接构成，集成电路U8的型号为8254、集成电路U11的型号为MAX7375。集成电路U8的D0～D7端通过总线接集成电路U6的Q0～Q7端和集成电本文档来自技高网...

【技术保护点】
一种低采样率高精度频率计数器，其特征在于它包括：用于产生时钟信号的时钟信号产生电路；对输入的待测频率信号进行整形的整形电路１；控制电路１，该电路的输入端接时钟信号产生电路；Ａ／Ｄ转换器１，该电路的输入端接整形 电路１和控制电路１以及时钟信号产生电路；对输入的参考频率信号进行整形的整形电路２；控制电路２，该电路的输入端接时钟信号产生电路；Ａ／Ｄ转换器２，该电路的输入端接整形电路２和控制电路２以及时钟信号产生电路；它还 包括对整机进行控制的单片计算机，该电路的输入端接Ａ／Ｄ转换器１和Ａ／Ｄ转换器２。

【技术特征摘要】

【专利技术属性】
技术研发人员：李孝辉，王文利，刘娅，边玉敬，
申请(专利权)人：中国科学院国家授时中心，
类型：实用新型
国别省市：87[中国|西安]