一种时钟占空比的测试方法及测试电路技术

一种时钟占空比的测试方法，包括：　　　　将被测时钟和参考时钟进行逻辑“与”操作后，得到第一信号，将该第一信号送到第一计数器；　　　　将被测时钟进行逻辑“非”操作后，再和参考时钟进行逻辑“与”操作，得到第二信号，将该第二信号送到第二计数器；　　　　第一计数器和第二计数器在同一复位信号控制下同时对第一信号和第二信号进行计数；　　　　等待一段时间后，读取第一计数器和第二计数器的计数值，并结合参考时钟的频率、占空比以及被测时钟的频率，计算得到被测时钟的占空比。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及移动通信领域中的测试技术，尤指一种时钟占空比的测试方法及测试电路。
技术介绍
现有技术中测试时钟占空比的方法是利用参考时钟来分别对被测时钟在一个周期内的高电平和低电平时间分别进行计数，然后通过计算得出。假设对高电平进行测试计数得到计数值为C1，对低电平进行测试计数得到计数值为C2；那么计算所得的被测时钟的占空比为Dx=C1C1+C2]]>测试中产生的误差主要来自于计数器的计数值C1和C2的±1误差。显然当参考时钟的频率和被测时钟的频率相比，越低则测试的±1误差所带来的影响就越大，反之越小。如果当参考时钟的频率小于被测时钟的频率时，即fr＜fx时，测试误差带来的影响就非常大，以至于不可忍受，从而失去了测试的意义。因此，对于测试的参考时钟频率相对被测时钟的频率较低的情况下，不能够再对被测时钟在一个周期内的高电平和低电平时间进行计数，故不能采用传统的占空比测试方法。
技术实现思路
本专利技术提供一种对参考时钟和被测时钟的频率大小没有限制的时钟占空比的测试方法及测试电路。本专利技术的测试方法，包括将被测时钟和参考时钟进行逻辑“与”操作后，得到第一信号，将该第一信号送到第一计数器；将被测时钟进行逻辑“非”操作后，再和参考时钟进行逻辑“与”操作，得到第二信号，将该第二信号送到第二计数器；第一计数器和第二计数器在同一复位信号控制下同时对第一信号和第二信号进行计数；等待一段时间后，读取第一计数器和第二计数器的计数值，并结合参考时钟的频率、占空比以及被测时钟的频率，计算得到被测时钟的占空比。所述计算被测时钟的占空比为读出两个计数器的计数值，代入下列公式进行计算Dx=A(T)+(TrTx)××DrA(T)+1=A(T)+(fxfr)××DrA(T)+1]]>式中， Dx为所求被测时钟的占空比，A(T)为第一计数器的计数值与第二计数器的计数值的比值，fr为参考时钟的频率，Dr为参考时钟的占空比，fx为被测时钟的频率。所述等待时间，可以根据计算器的大小和时钟频率进行计算，取计数器不会发生溢出时的最大的时间值。所述计数器的大小可根据测试精度的要求进行选择。本专利技术提供一种时钟占空比的测试电路，包括第一与门、第二与门、非门、第一计数器和第二计数器所述第一与门的两个输入端分别接被测时钟和参考时钟，其输出端连接到第一计数器；所述非门的输入端接被测时钟，输出端连接到第二与门的一个输入端；所述第二与门的另一个输入端接参考时钟，输出端连接到第二计数器；所述第一和第二计数器连接有同一复位控制信号，在该复位控制信号的控制下，同时开始计数，输出计数值；间隔一段时间后，读取第一计数器和第二计数器的计数值，并结合参考时钟的频率、占空比以及被测时钟的频率，可求得被测时钟的占空比。所述被测信号的占空比可根据下式求得Dx=A(T)+(TrTx)××DrA(T)+1=A(T)+(fxfr)××DrA(T)+1]]>式中，Dx为所求被测时钟的占空比，A(T)为第一计数器的计数值与第二计数器的计数值的比值，fr为参考时钟的频率，Dr为参考时钟的占空比，fx为被测时钟的频率。所述计数器可以采用时钟的上升沿进行计数。所述计数器可以采用时钟的下降沿进行计数。与传统的占空比测试方法相比，本专利技术可以解决当参考时钟频率比被测时钟频率低，而无法进行占空比进行测试的困难。实际上本专利技术也适用于参考时钟频率比被测时钟频率高的情况，因此，使用本专利技术的测试方法及测试电路测试时钟占空比时，对参考时钟和被测时钟的频率相对大小没有限制，但两个时钟必须满足无相关性。附图说明图1为本专利技术方法所采用的逻辑电路结构示意图。图2为本专利技术的测试电路连接示意图。图3为本专利技术方法的测试流程图。具体实施例方式一、本专利技术方法的实现原理1、本专利技术方法的逻辑电路实现假设有一参考时钟Clk_R和一被测时钟Clk_X，利用时钟Clk_R作为参考，需要测试时钟Clk_X的占空比，我们利用图1所示的逻辑电路结构来进行测试，过程如下两个时钟直接进行逻辑“与”操作后，得到信号Clk_M1，送到计数器1，同时将被测时钟先进行逻辑“非”操作后，再和参考时钟进行逻辑“与”操作，得到的信号Clk_M2，送到计数器2。两个计数器在额外的复位控制下同时对信号Clk_M1和信号Clk_M2进行计数。到了一定时间后，读出两个计数器的计数值，再通过软件算法或硬件电路结合两个时钟相关参量进行计算，就可以得出被测时钟Clk_X的占空比。2、具体计算公式的推导假设参考时钟Clk_R的周期为Tr，频率为fr，占空比为Dr。假设被测时钟Clk_X的周期为Tx，频率为fx，占空比为Dx。其中Tx、fx、Dr、Tr、fr都是已知量，可以通过其他方法得到，而Dx未知，它的测试方法就是本专利技术要解决的技术问题。设在某时刻，参考时钟和被测时钟的起始上升沿相差+T0，经过一段时间T后，两个时钟的上升沿第n次又相差+T0。在上述时间T内用两个计数器分别对信号Clk_M1和信号Clk_M2分别进行计数，可以得到对信号Clk_M1＝Clk_X & Clk_R进行计数的计数器1，得到计算值为C1(T)。根据逻辑理论，计数值C1(T)可以这样得到在Clk_X高电平期间Clk_R的上升沿的个数+在Clk_R高电平期间Clk_X的上升沿的个数。注意当参考时钟Clk_R的频率是被测时钟Clk_X频率的无限不循环小数倍时，在Clk_X高电平期间Clk_R的上升沿的个数TTr×Dx.]]>同理当被测时钟Clk_X的频率是参考时钟Clk_R频率的无限不循环小数倍时，在Clk_R高电平期间Clk_X的上升沿的个数TTx×Dr.]]>则 C1(T)=TTr×Dx+TTx×Dr]]>....①对信号Clk_M2＝(-Clk_X)& Clk_R进行计数的计数器2，得到计数值为C2(T)。同理可以得到C2(T)=TTr×(1-Dx)+TTx×Dr]]>....②在这里上面的①式和②式成立的前提条件其实是同一个条件，即是两个时钟的频率之比是一个无限不循环小数倍，因为无限不循环小数的倒数仍为无限不循环小数，因此，①式和②式成立的前提条件相同。而对于自然界中的任何两个时钟晶体源产生出来的时钟都是满足这样的条件的。我们称这个条件为两个时钟的“不相关性”。对于①式和②式，我们假设A(T)=C1(T)C2(T),]]>则有A(T)=TTr×Dx+TTx×DrTTr×(1-Dx)+TTx×Dr=Tx×Dx+Tr×DrTx×(1-Dx)+Tr×Dr=Tx×Dx+Tr×DrTx-Tx×Dx+Tr×Dr]]&g本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：张玉，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：