一种外围互连线的测试方法技术

一种外围互连线的测试方法，其特征在于，该方法包括下列步骤：　　　　１）、用一组全“０”和全“１”的数据测试数据线的呆滞故障，如果实测值与期望值相同，则进行下列步骤；如果实测值与期望值不相同，则相异位置的数据线发生呆滞故障，进行故障排除后，再进行下列步骤；　　　　２）、固定一地址，用“１０”三角形数据矩阵测试数据线，如果实测值与期望值相同，则进行下列步骤；如果实测值与期望值不相同，则确定短路故障位置，进行故障排除后，再进行下列步骤；　　　　３）、选用一组相异地址，用走步“１”数据矩阵测试数据线，如果实测值与期望值相同，则进行下列步骤；如果实测值与期望值不相同，则确定短路故障位置，进行故障排除后，再进行下列步骤；　　　　４）、地址线采用走步“１”矩阵，数据线采用走步“０”矩阵，测试地址线的故障，如果实测值与期望值相同，则进行下列步骤；如果实测值与期望值不相同，则确定相应地址线为固定逻辑０或１－支配型短路故障，进行故障排除后，再进行下列步骤；　　　　５）、地址线采用走步“０”矩阵，数据线采用走步“０”矩阵，测试地址线的故障，如果实测值与期望值相同，则测试结束；如果实测值与期望值不相同，则确定相应地址线为固定逻辑１故障或０－支配型短路故障，进行故障排除，结束测试。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及电子或通信领域的测试技术，具体指。
技术介绍
边界扫描技术是1985年提出来，它通过存在于器件输入输出管脚与内核电路之间的边界扫描单元提高了器件的可控性和可观察性，通过边界扫描技术可以对器件及其外围电路进行测试。1986年成立了JTAG组织，1988年JTAG提出了标准的边界扫描体系结构，名称叫Boundary-Scan Architecture StandardProposal，Version 2.0，最后目标是应用到芯片、印制板与完整系统上的一套完善的标准化技术。1990年，IEEE正式承认了JTAG标准，经过补充和修订以后，命名为IEEE 1149.1-90。自从IEEE 1149.1标准发布以来，边界扫描技术广泛应用于电路板测试、FLASH在板编程等。其实FLASH器件本身并不带边界扫描(BS，BoundaryScan)结构，但是FLASH的周围一般存在BS器件，从而可以利用周围的BS器件实现FLASH加载。利用边界扫描技术进行FLASH的在板编程既不需要占用额外的设备，也不需要产品增加额外的硬件，它只需要将相关的BS器件连成一条扫描链，并将边界扫描接口引出来即可。通过这个接口可以控制边界扫描链，进而控制FALSH的控制线、数据线和地址线完成FLASH的读写等操作，如图1所示。在对FLASH编程之前，应确保FLASH芯片焊接和连接正确。但是现在的一般做法，就是不做测试，直接加载，这样如果存在外围线故障将导致加载失败。如果在加载完毕进行数据校验发现加载失败，然后才进行FLASH的外围互连测试，这样比较浪费时间。因为做一次外围互连测试只要几秒钟，而做一次FLASH加载要几分钟到几十分钟。所以有必要在对LASH编程之前先进行外围互连线测试(而FLASH内部单元测试比较花费时间，一般为FLASH编程时间的几倍，所以FLASH加载之前并不适宜进行FLASH内部单元测试，只有在FLASH加载失败以后的故障诊断中，才有可能通过FLASH内部单元测试来查找失效单元)。但是现有的测试方法一般存在测试不完备或故障定位不准确的缺点。在FLASH编程之前做测试，是一种比较简单的实现方法，就是固定地址交错写入数据“01...0101”和“10...1010”，同时读校验，测试数据线是否存在故障；然后选定地址“01...0101”和“10...1010”写入两个不同的数据，然后读校验，测试地址线是否存在故障；控制线不作单独测试，因为控制线的故障通过数据线地址线的测试即可检测出来。上述方法非常简单，也能测试固定逻辑故障和部分线路的短路故障，但是有大部分短路故障无法检测到，而且它也无法区分数据线故障和地址线故障。
技术实现思路
本专利技术提出，所述的方法不仅能够检测所有外围线的故障，而且能够对故障进行精确定位。为达到上述目的，本专利技术提供如下的技术方案，包括下列步骤1)用一组全“0”和全“1”的数据测试数据线的呆滞故障，如果实测值与期望值相同，则进行下列步骤；如果实测值与期望值不相同，则相异位置的数据线发生呆滞故障，进行故障排除后，再进行下列步骤；2)固定一地址，用“10”三角形数据矩阵测试数据线，如果实测值与期望值相同，则进行下列步骤；如果实测值与期望值不相同，则确定短路故障位置，进行故障排除后，再进行下列步骤；3)选用一组相异地址，用走步“1”数据矩阵测试数据线，如果实测值与期望值相同，则进行下列步骤；如果实测值与期望值不相同，则确定短路故障位置，进行故障排除后，再进行下列步骤；4)地址线采用走步“1”矩阵，数据线采用走步“0”矩阵，测试地址线的故障，如果实测值与期望值相同，则进行下列步骤；如果实测值与期望值不相同，则确定相应地址线为固定逻辑0或1-支配型短路故障故障，进行故障排除后，再进行下列步骤；5)地址线采用走步“0”矩阵，数据线采用走步“0”矩阵，测试地址线的故障，如果实测值与期望值相同，则测试结束；如果实测值与期望值不相同，则确定相应地址线为固定逻辑1故障或0-支配型短路故障，进行故障排除，结束测试。所述步骤1)中，如果某一数据线的实测值为全“0”，则报告该条数据线发生了固定为0的开路故障；如果某一数据线的实测值为全“1”，则报告该条数据线发生了固定为1的开路故障。所述步骤2)和步骤3)中，如果存在多个列，其矢量相等，其值为这几个列的期望值的逻辑或运算的结果，则报告对应列的多条数据线发生了1-支配型短路故障；如果存在多个列，其矢量相等，其值为这几个列的期望值的逻辑与运算的结果，则报告对应列的多条数据线发生了0-支配型短路故障。所述步骤4)中，如果读全0地址的数据出错，当前测试地址与全0地址的值相等，则可能为固定逻辑0故障，故障位置为当前测试地址对应数字“1”的地址线；如果读全0地址的数据与当前地址的数据不相等，但是存在另外多个地址读回的数据与之相等，则为1-支配型短路故障，对应这几个地址的相异地址位的地址线短路。所述步骤5)中，如果读全1地址的数据出错，当前测试地址与全1地址的值相等，则可能为固定逻辑1故障，故障位置为当前测试地址对应数字“0”的地址线；如果读全1地址的数据与当前地址的数据不相等，但是存在另外多个地址读回的数据与之相等，则为0-支配型短路故障，对应这几个地址的相异地址位的地址线短路。所述步骤2)也可采用“01”三角形数据矩阵进行测试。所述步骤4)和步骤5)中的地址线可先采用走步“0”矩阵后采用走步“1”矩阵进行测试。本专利技术根据FLASH器件本身的特点，提出了一种完备的FLASH外围互连线测试方法，这种测试方法不仅能够检测到外围互连线的所有呆滞型故障和桥接短路故障，而且能够进行精确的故障定位，报告故障发生位置和故障类型，还能区分1-支配型短路故障和0-支配型短路故障。该测试方案能够保证在FLASH加载之前，FLASH的外围连接关系是正常的，保障了FLASH加载的有效性，避免了不必要的时间。附图说明图1为利用边界扫描技术实现FLASH在板编程的系统结构。图2为本专利技术对FLASH数据线的测试流程图。图3为本专利技术对FLASH地址线的测试流程图。具体实施例方式本专利技术的测试方法，可以划分为三个大的操作步骤。根据FLASH器件的特点，在每一次写操作之前需要进行擦除操作，而且FLASH的器件特点是擦除以后数据为1，然后只能将数据1改写为数据0，不能将数据0改写为数据1，所以FLASH的外围互连测试的整个过程如下表 第一步测试用来测试数据线是否存在开路故障和固定逻辑故障，第二步测试用来测试数据线是否存在短路故障，第三步测试用来测试地址线是否存在开路或短路故障。在第二步测试结束进行数据线故障诊断，在第三步测试结束进行地址线故障诊断。第一步测试的故障诊断比较简单，在擦除某一块以后，在该块内的某个固定地址应该能读到全1，如果没有读到全1，就说明数据线存在S-A-0的故障(固定为0故障)，数值为0的数据线就是发生S-A-0的故障线位置。然后在该地址写入全0读全0，如果写入全0没有读到全0，就说明数据线存在S-A-1的故障(固定为1故障)，数值为1的数据线就是发生S-A-1的故障线位置。第二步测试需要对短路故障的数据线位置和什么类型的短路故障进行判断，下面是第二步测试结果的一个例子，本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：李颖悟，游志强，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：