一种信号发生装置和方法制造方法及图纸

本发明专利技术提供一种信号发生装置和方法，其核心为：通过各器件分别对应的包含器件模型的原理图来产生相应的器件信号；本发明专利技术通过调用存储的包含器件模型的原理图，避免了电路板设计及复杂的信号参数设定过程，极大地节省了人力、物力和时间；通过预先对各通用输出信号、自定义信号进行信号参数定义，满足了实际应用中对输出信号的各种需求；本发明专利技术能够根据仿真软件或者示波器等获得的波形数据文件产生对应的输出信号，进一步避免了信号参数设置过程，使本发明专利技术的实现方法更加简单；从而通过本发明专利技术提供的技术方案实现了简化信号发生过程，降低信号发生成本，提高信号发生装置应用范围的目的。

【技术实现步骤摘要】

本专利技术涉及电子设备测试
，具体涉及。
技术介绍
在对被测试设备进行测试时，经常需要将预定器件的输出信号输入至被测试设备中。目前预定器件的输出信号的产生方法主要有两种方法一通过专门的信号发生器来模拟产生器件的输出信号。专门的信号发生器主要包括两种一种为通用信号发生器，另一种为专用信号发生器。通用信号发生器需要操作人员设置输出信号的各信号参数，如设置输出信号的类型为方波、正弦波、比特码流等，同时根据需要设置输出信号的电压幅度等各个参数，设置完成后，通用信号发生器中的信号输出模块根据设置的各个参数产生相应的器件的输出信号。因此，在使用通用信号发生器时，需要操作人员充分了解被模拟的器件的输出信号的各信号参数才能够进行信号参数设定，操作非常烦琐。专用信号发生器输出的信号的各信号参数都是固定的，只要控制是否输出信号就可以了。目前一些综合测试仪器中都内置了这种专用信号发生器。专用信号发生器能够模拟的输出信号较单一，通常都只能够模拟部分种类接口的输出信号，如能够模拟以太网的100Base-T接口的输出信号的专用信号发生器，不能够模拟其他不同标准接口如SDH(同步数字系列)接口的输出信号。同一类型的不同器件虽然都遵守同样的输出规范，但是实际上不同的器件输出的输出信号是存在差别的，而不管是通用输出信号发生器还是专用信号发生器，都很难模拟这种差别，因此，专门的信号发生器模拟产生的输出信号与实际器件的输出信号存在差别。方法二通过使用包含该器件的电路板，并让该器件正常工作来产生输出信号。对于用户需要获得的输出信号，需要供应商或使用人员自行设计电路板。这样，电路板的设计工作会随着用户对不同输出信号的需要而随时增加，非常耗费人力、时间和物力。
技术实现思路
本专利技术的目的在于提供，信号输出模块通过包含器件模型的原理图产生需要的输出信号，使器件产生的输出信号真实再现，本专利技术实现过程简单，实现成本低，应用范围广泛。为达到上述目的，本专利技术提供的一种信号发生装置，包括原理图管理模块设置并存储各器件对应的包含器件模型的原理图，当需要预定器件的输出信号时，将相应的包含器件模型的原理图传输至信号输出模块；信号输出模块根据所述原理图管理模块传输来的包含器件模型的原理图产生并输出对应器件的输出信号。所述装置还包括码型定义模块定义并存储各信号的信号参数，根据需要将其存储的相应的信号参数传输至所述信号输出模块，或根据所述原理图管理模块中器件模型的器件符号所需的输入信号，将其存储的相应的信号参数传输至所述原理图管理模块。所述装置还包括波形数据管理模块存储各器件的输出信号的波形数据文件，并根据需要将相应的波形数据文件传输至所述信号输出模块。本专利技术还提供一种信号发生方法，包括a、设置各器件对应的包含器件模型的原理图，并存储至原理图管理模块； b、当需要预定器件的输出信号时，信号输出模块根据所述原理图管理模块存储的相应的包含器件模型的原理图产生对应的输出信号。所述步骤a中的器件模型包括集成电路核心的仿真程序SPICE器件模型、输入输出缓冲信息规格IBIS器件模型、描述混合信号的建模语言VHDL-AMS器件模型、描述混合信号的建模语言Verilog-AMS器件模型。所述步骤b包括当需要预定器件的输出信号时，原理图管理模块根据相应的器件模型原理图显示器件符号；根据需要在所述器件符号的各引线上添加、连接其他器件、设置所述器件模型的工作状态；信号输出模块根据所述器件模型原理图产生对应的输出信号。所述步骤b之前还包括确定器件模型需要的各输入信号，并将所述各输入信号的信号参数存储至码型定义模块；且所述步骤b还包括当器件模型需要输入信号时，码型定义模块将相应的输入信号的各参数传输至所述原理图管理模块。所述方法还包括确定需要输出的各通用输出信号的参数，并存储至码型定义模块；当需要预定的通用输出信号时，信号输出模块根据所述码型定义模块中存储的相应的通用输出信号的参数产生相应的通用输出信号。所述方法还包括确定各器件的输出信号的波形数据文件，并存储至波形数据管理模块；当需要预定器件的输出信号时，信号输出模块根据波形数据管理模块中存储的相应的波形数据文件产生对应器件的输出信号。所述信号输出模块根据波形数据管理模块中存储的相应的波形数据文件产生对应的输出信号包括将所述波形数据管理模块中存储的相应波形数据文件进行周期对齐处理；所述信号输出模块根据所述周期对齐处理后的波形文件产生对应器件的输出信号。通过上述技术方案的描述可明显得知，本专利技术通过在原理图管理模块中存储包含器件模型的原理图，对于需要得到的不同器件的输出信号，只需要调入对应的包含器件模型的原理图，信号输出模块就可以产生相应的输出信号，避免了电路板设计及复杂的信号参数设定过程，极大地节省了人力、物力和时间；本专利技术能够根据包含器件模型的原理图显示器件符号，方便了添加、连接必要的辅助元器件，方便了设置器件模型各管脚的工作状态；本专利技术通过预先在码型定义模块中存储各通用输出信号的信号参数定义，使信号输出模块能够产生众多标准接口的输出信号，满足了实际应用中对输出信号的各种需求；本专利技术的信号输出模块可以根据仿真软件或者示波器等获得的器件的输出信号的波形数据文件产生对应器件的输出信号，进一步避免了信号参数设置过程，使本专利技术的实现方法更加简单；从而通过本专利技术提供的技术方案实现了简化信号发生过程，降低信号发生成本，提高信号发生装置应用范围的目的。附图说明图1是本专利技术的信号发生装置示意图。具体实施例方式本专利技术的核心是存储各器件对应的包含器件模型的原理图，当需要预定器件的输出信号时，信号输出模块根据原理图管理模块中存储的相应的包含器件模型的原理图产生对应器件的输出信号。下面基于本专利技术的核心思想，结合附图1对本专利技术提供的信号发生装置和方法进行详细说明。在图1中，本专利技术提供的信号发生装置包括原理图管理模块、码型定义模块、波形数据管理模块和信号输出模块。原理图管理模块的主要功能为存储各器件在电路仿真时的包含器件模型的原理图，并对其存储的包含器件模型的原理图进行管理。本专利技术所指的器件是具备输出信号功能的器件。本专利技术所指的器件模型是基于各种类型的语言描述的器件模型。由于目前的电路仿真主要通过SPICE(Simulation Program with IntegratedCircuit Emphasis集成电路核心的仿真程序)、IBIS(I/O Buffer InformationSpecification输入输出缓冲信息规格)、VHDL-AMS(描述混合信号的建模语言)或Verilog-AMS(描述混合信号的建模语言)等来实现，所以本专利技术所指的器件模型主要包括SPICE器件模型、IBIS器件模型、VHDL-AMS器件模型和Verilog-AMS器件模型等。当然，基于其他语言描述的器件模型也适用本专利技术提供的技术方案。当需要预定器件的输出信号时，原理图管理模块将该预定器件对应的包含器件模型的原理图进行可视化处理，显示该器件的符号，将该器件的各引线清晰展现。然后，原理图管理模块将包含器件模型的原理图传输至信号输出模块，由信号输出模块根据包含器件模型的原理图产生相应的器件输出信号。原理图管理模块可以编辑其存储的包含器件模型的原理图，如在器件模型上添加和本文档来自技高网...

【技术保护点】
一种信号发生装置，其特征在于包括：原理图管理模块：设置并存储各器件对应的包含器件模型的原理图，当需要预定器件的输出信号时，将相应的包含器件模型的原理图传输至信号输出模块；信号输出模块：根据所述原理图管理模块传输来的包含器件模 型的原理图产生并输出对应器件的输出信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：莫道春，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：94[中国|深圳]