一种基于ＪＴＡＧ接口的单板及其设计方法技术

本发明专利技术公开了一种基于ＪＴＡＧ接口的单板，该单板包括至少两个ＪＴＡＧ芯片，所述ＪＴＡＧ芯片携带ＪＴＡＧ接口，该ＪＴＡＧ接口包括测试数据输入线接口、测试数据输出线接口、测试时钟输入接口、测试模式选择输入接口和测试复位输入线接口，所述ＪＴＡＧ芯片间测试数据输出线接口和测试数据输入线接口互相串接以形成边界扫描链，并且边界扫描链上的每个ＪＴＡＧ芯片根据隔离要求配备和连接隔离器件。相应地，本发明专利技术还提供一种基于ＪＴＡＧ接口的单板设计方法。借此，本发明专利技术实现了对工作不可靠的ＪＴＡＧ芯片进行兼容设计，从而保证ＪＴＡＧ芯片工作和测试的可靠性。

【技术实现步骤摘要】

本专利技术涉及电子通讯
，尤其涉及一种基于JTAG( Joint Test Action Group，联合测试行动组合)接口的单板及其设计方法。
技术介绍
随着科学技术的发展，电子通讯产品的系统集成化程度越来越高、物理尺 寸越来越小，由此可供进行电路测试的结点间距越来越小，有的甚至完全成为 隐性结点，比如BGA (Ball Grid Array ，球栅阵列封装)封装器件。在上述情况下，若只是使用探针、针床等传统测试设备则无法对所述电子 通讯产品进行有效的测试，而且其还会带来开发电子系统时测试成本的不断上 升，测试周期的加长以及其它不可测的情况。为此，JTAG (Joint Test Action Group,联合测试行动组合)起草了 BST (Board Scan Test,边界扫描测试)规范，该规范后来被制定为IEEE1149. l标 准。由IEEE-1149.1标准规定的边界扫描是测试PCB (print circuit board,印制 电路板)板上IC (integrated circuit,集成电路)之间互连的综合测试方法。边 界扫描的基本思想是在靠近器件的每一个1/0 (Input/Output，输入/输出)管 脚处，增加一个移位寄存器单元和锁存器单元。在测试期间，这些寄存器单元 用于控制输入管脚的状态，并读出输出管脚的状态。在正常工作期间，这些附 加的移位寄存器单元不影响电路的工作。JTAG接口是符合IEEE STD 1149.1的测试接口，该接口是芯片制造商为 开发者预留的在线仿真口，同时也是边界扫描测试技术的一种应用。目前的传 输系统中，各种单板使用的芯片，比如一般的CPU (central processing unit, 中央处理器)、EPLD (EEPROM陽based programmable logic devices,电可擦除 可编程逻辑器件)、FPGA (Field Programmable Gate Array,现场可编程逻辑 阵列)以及一些专用芯片等都提供了符合IEEE 1149.1的JTAG接口。为方便 起见，本专利技术以下将所述带有JTAG接口的芯片简称为JTAG芯片。图1是通用的JTAG芯片结构模块示意图，所述JTAG芯片包括:TAP(Test Access Port,测试存取通道)、TAP控制器100、 IR寄存器(Instruction Register, 指令寄存器)101、 TDR寄存器(Test Data Register,测试数据寄存器)。其 中，TAP是一个通用的端口 ，通过TAP可以访问芯片提供的所有TDR寄存器 和IR寄存器。该TAP包括5个用于完成边界扫描测试的接口 TCK(Test Clock, 测试时钟输入)接口 102， TMS (Test Mode Select,测试模式选择输入)接口 103、 TDI (Test Date input,测试数据输入线)接口 104、 TDO (Test Date Output, 测试数据输出线)接口 105和TRST* (Test Reset,测试复位输入线)接口 106。 TCK接口 102与系统的时钟无关，是个独立的基本的时钟源；TMS接口 103 用于通过其状态来控制TAP控制器；TDI接口 104是IR寄存器的指令和TDR 寄存器的数据的串行输入端，在TCK的上升沿被采样，结果送到相应的JTAG 寄存器；TDO接口 105是IR寄存器的指令和TDR寄存器的数据的串行输出 端，在TCK的下降沿被输送到TDO; TRSP接口 106在低电平时有效，用于 对TAP控制器进行复位。异步复位时，TRSP接口 106产生一个持续时间足 够长的'0'信号对TAP控制器进行异步复位。TRSr接口 106可选，不是所 有的带有JTAG接口的芯片都有该TRSP接口 106。 TAP控制器100，用于对 所有的TAP进行控制。IR寄存器101，用于实现对TDR寄存器的控制。TDR 寄存器包括BSR (Boundary-Scan Register,边界扫描寄存器)107、 BR (Bypass Register,旁路寄存器)108和DIR (Device Identification Register,器件识别寄 存器)109。其中，BSR寄存器107构成边界扫描路径，用于存放测试数据和 测试结果，由串行移位级和并行锁存级组成；BR寄存器108可旁路其它移位 寄存器，而获得TDI到TDO最短的扫描路径。JTAG接口的测试方法是基于边界扫描的测试方法，其可以实现对各个 JTAG芯片的分别测试。为此，基于JTAG接口的测试方法可以被引入单板测 试如单板焊接质量、元件之间的互连正确性等生产检验、单板维修虚焊等检查 中来提高板卡的生产质量，而基于JTAG接口的电路设计也随之成为关系到单 板可测性，以及稳定性和可靠性的重要因素。现有的基于JTAG接口的单板在硬件实现上是将内部所有JTAG芯片通过 JTAG接口串联在一起，形成一个边界扫描链，从而实现单板生产测试。但是由于JTAG接口在集成电路正常工作时，可以控制其接口状态，如不对JTAG 接口做任何处理，由于系统的干扰，可能使JTAG接口出现错误操作，影响芯 片及其接口的工作状态，造成芯片不能正常工作，给产品的稳定性和可靠性带 来隐患，而某些芯片的JTAG接口并没有完全按照IEEE Std 1149.1设计，按 照现有的测试方法串接在边界扫描链中会对整个系统带来极大的影响，另外， 对现有的基于JTAG接口的单板对复位接口的处理不够灵活，这样会导致电路 在正常工作和JTAG测试时是不同的电路，测试相对变得复杂，或者整个边界 扫描链工作不可靠，背离了设计的初衷。综上可知，现有的基于JTAG接口的单板的设计技术，在实际使用上，显 然存在不便与缺陷，所以有必要加以改进。
技术实现思路
针对上述的缺陷，本专利技术的第一目的在于提供一种基于JTAG接口的单 板，该单板可以保证JTAG芯片工作和测试的可靠性。本专利技术的第二目的在于提供一种基于JTAG接口的单板设计方法，该方法 可以保证JTAG芯片工作和测试的可靠性。为了实现上述第一目的，本专利技术提供一种基于JTAG接口的单板，该单板 包括至少两个JTAG芯片，所述JTAG芯片携带JTAG接口，该JTAG接口包 括测试数据输入线接口、测试数据输出线接口、测试时钟输入接口、测试模式 选择输入接口和测试复位输入线接口 ，所述JTAG芯片间测试数据输出线接口 和测试数据输入线接口互相串接以形成边界扫描链，并且边界扫描链上的每个 JTAG芯片根据隔离要求配备和连接隔离器件。根据本专利技术基于JTAG接口的单板，所述隔离器件包括隔离电阻，该隔离 电阻为零欧姆电阻。根据本专利技术基于JTAG接口的单板，当需要隔离一 JTAG芯片，在该JTAG 芯片的测试数据输出线接口和测试复位输入线接口间配备和连接所述隔离电 阻。根据本专利技术基于JTAG接口的单板，所述隔离电阻包括第一隔离电阻和第 二隔离电阻；或者所述隔离电阻包括第二隔离电阻和第三隔离电阻；或者所述 隔离电阻包括第一隔离电阻、第二隔离电阻和第三隔离电阻。根据本专利技术基于JTAG接口的单板，在JTAG芯片的测本文档来自技高网...

【技术保护点】
一种基于ＪＴＡＧ接口的单板，该单板包括至少两个ＪＴＡＧ芯片，所述ＪＴＡＧ芯片携带ＪＴＡＧ接口，该ＪＴＡＧ接口包括测试数据输入线接口、测试数据输出线接口、测试时钟输入接口、测试模式选择输入接口和测试复位输入线接口，其特征在于，所述ＪＴＡＧ芯片间测试数据输出线接口和测试数据输入线接口互相串接以形成边界扫描链，并且边界扫描链上的每个ＪＴＡＧ芯片根据隔离要求配备和连接隔离器件。

【技术特征摘要】

【专利技术属性】
技术研发人员：李璞，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]