3D半导体装置及结构制造方法及图纸

一种3D装置，所述装置包括：至少四个有源晶体管层，每个层包括多个晶体管；以及针对所述至少四个有源晶体管层中的每个层的至少一个每层可编程触点。

3D Semiconductor Device and Structure

【技术实现步骤摘要】
【国外来华专利技术】3D半导体装置及结构
本申请涉及集成电路(IC)装置及制造方法的一般领域，具体涉及多层或三维集成存储器电路(3D-Memory)装置和三维集成逻辑电路(3D-Logic)装置，以及制造方法。
技术介绍
在过去40年中，集成电路(IC)的功能和性能得到大幅提升。这主要是由于“缩放”现象；即，IC中的部件大小例如横向尺寸和竖向尺寸随着每一代技术的发展而被减小(“缩小”)。互补金属氧化物半导体(CMOS)IC中主要有两类部件，即晶体管和线路。通过“缩放”，晶体管性能和密度通常得到改善，这有助于前面提到的IC性能和功能的提升。然而，将晶体管连接在一起的线路(互连)在“缩放”的情况下性能有所降低。当今的情形是线路决定了IC的性能、功能以及功耗。半导体装置或芯片的3D堆叠是解决线路问题的一种途径。通过以三维的方式而不是二维的方式(如20世纪90年代的情况)来布置晶体管，IC中的晶体管可以被放置为更靠近彼此。这样可以减小线路长度并保持接线延迟较低。目前有多种形成3D堆叠集成电路或芯片的技术，包括：·硅通孔(TSV)技术：可以单独构建多层晶体管(有或没有布线级)。据此，可以通过多个硅通孔(TSVs)将晶体管彼此结合以及彼此连接。·单片3D技术：采用这种方法，可以整体地构建多层晶体管及线路。一些单片3D和3DIC方法描述于下述美国专利、美国专利公开以及未决的美国专利申请。所述美国专利是：8,273,610,8,557,632,8,298,875,8,642,416,8,362,482,8,378,715,8,379,458,8,450,804,8,574,929,8,581,349,8,642,416,8,687,399,8,742,476,8,674,470,8,803,206,8,836,073,8,902,663,8,994,404,9,021,414,9,023,688，9,030,858,9,117,749,9,142,553,9,219,005,9,385,058,9,385,088,9,406,670,9,460,978以及9,509,313。所述美国专利公开是：2011/0092030以及2016/0218046。所述未决的美国专利申请是：14/607,077,14/642,724,62/307,568,62/297,857,15/095,187,15/150,395,15/173,686,15/243,941，PCT/US2016/052726,62/406,376，62/432,575,62/440,720,62/457,838,62/460,989,62/297,857,62/443,751,62/454,785,62/468,372,62/473,308,62/484,284,62/488,757,62/501,136，62/517,959,62/523,760,62/530,173,62/531,880,62/539,054,62/549,952,62/562,457,62/625,961，PCT/US2017/052359,15/333,138,15/344,562和15/351389。上述专利、公开以及申请的全部内容通过引用并入本申请。·电光学：还有为包括多层不同晶体的集成单片3D而进行的工作。例如美国专利8,283,215，US8,163,581,8,753,913,8,823,122,9,197,804和9,419,031；以及美国专利公开第2016/0064439号。上述专利、公开和申请的全部内容通过引用并入本申请。另外，根据本专利技术的一些实施例的3D技术可以使一些非常创新的IC装置替代品具有降低的开发成本，新颖和更简单的工艺流程，增加的产量和其他示范性的益处。
技术实现思路
本专利技术涉及一种多层或三维集成电路(3DIC)装置及制造方法。3DIC的重要方面为使得层能够转移的技术。这些技术包括：支持供体晶圆重复使用的技术，以及支持在待转移的转移层上制作有源装置的技术。附图说明结合附图并根据以下具体描述可以更充分地理解本专利技术的各个实施例，在附图中：图1A至1C是一种现有技术3DNAND结构和一种3DNAND结构的示例图示；图2A至2H是3DNAND类的先栅极的增强的形成和结构的示例图示；图3A至3H是3DNAND类的后栅极的增强的形成和结构的示例图示；图4A至4H是3DNAND类的后栅极的增强的另一种形成和结构的示例图示；图5A至5D是阶梯形成流程的示例图示；图6A至6D是当前的传统3DNAND结构的示例图示；图7是形成的在Y方向上定向的3DNAND阶梯的各种截面图的示例图示；图8是支持Y向阶梯的有效使用的可选修改的示例图示；图9A至9H是使用单片3D集成以形成3DNAND的示例图示；图10A至10H是具有第二栅极的存储器堆栈形成的示例图示；图11A、11B以及11D是多晶硅沟道3DNOR结构(3DNOR-P)的形成的一些步骤的示例图示；图11C是NOR示意图的示例图示；图12A至12B是多晶硅沟道3DNOR结构(3DNOR-P)的形成的另一些步骤的示例图示；图12C是非对称DSSB3DNOR结构的示例图示；图12D是对称DSSB3DNOR结构的示例图示；图13A是3DNOR结构的脊分裂的示例图示；图13B是3DNOR结构中的镜像位的示例图示；图13C是具有替代脊分裂的3DNOR-P结构的示例图示；图14A至14G是具有来自上方或下方的相邻栅极的扩展控制的3DNOR的形成的示例图示；图15A至15C是具有来自上方或下方的相邻栅极的扩展控制的3DNOR的形成的另一些示例图示；图16A至16B是用电气编程而非阶梯进行阵列访问的3DNOR-P的示例图示；图17A至17F是具有可编程垂直晶体管的3DNOR的示例图示；图18是每层触点编程即“波纹法”的描述的示例图示；图19是使用字线替换技术的3DNOR-P构造的示例图示；图20A至20D是在所述3DNOR结构中的第二栅极的形成的示例图示；图21A至21B是一种3DNOR构造的形成的示例图示，所述3DNOR构造中每个沟道具有多达4个刻面并且每个刻面具有多个存储位置；图22A至22D是一种3DNOR构造的形成的另外的示例图示，所述3DNOR构造中每个沟道具有多达4个刻面并且每个刻面具有多个存储位置；图22E至22G是一种具有单晶单元沟道的3DNOR构造的形成的示例图示；图23A至23B是具有第一栅极和第二栅极的3DNOR-P的存储器单元的示例图示；图24A至24D是写入铁电存储器单元的示例图示；图25A至25D是存储在存储器单元的一个刻面中的两个位的示例图示；图26A至26D是在3DNOR-P构造的一小段中写入位的示例图示；图26E至26H是结合有铁电材料的NOR-P结构的替代形成的示例图示；图27A至27B是3DNOR-P存储器结构的一种设计的示例图示；图27C是3DNOR-P存储器结构的一种替代设计的示例图示；图28A至28C是3DNOR-P结构的构建的一种修改的示例图示；图28D至28E是3DNOR-P结构的构建的一种替代修改的示例图示；图28F至28S是各种垂直沟道构型和结构的示例图示；图29A至29D是使3DNOR-P适于构建一种浮体本文档来自技高网...

【技术保护点】
1.一种3D装置，所述装置包括：至少四个有源晶体管层，每个层包括多个晶体管；以及针对所述至少四个有源晶体管层中的每个层的至少一个每层可编程触点。

【技术特征摘要】
【国外来华专利技术】2017.02.04 US 62/454,785;2017.03.08 US 62/468,372;1.一种3D装置，所述装置包括：至少四个有源晶体管层，每个层包括多个晶体管；以及针对所述至少四个有源晶体管层中的每个层的至少一个每层可编程触点。2.根据权利要求1所述的3D装置，还包括：至少四个覆盖带，其中，每个带控制所述晶体管中的至少一个；以及四个导电柱，所述导电柱包括与所述带连接的电控制连接件。3.根据权利要求1所述的3D装置，还包括：至少四个覆盖带；以及四个导电柱，所述导电柱包括与所述带连接的电控制连接件，其中，所述电控制连接件中的至少一个的激活包括通过至少两个所述带路由的电信号。4.一种3D存储装置，所述装置包括：多层结构，所述多层结构包括第一填充孔和第二填充孔，其中，所述第一填充孔包括存储晶体管沟道，所述第二填充孔不包括存储晶体管沟道，并且所述第一填充孔和所述第二填充孔包括自对准的孔轮廓，所述自对准的孔轮廓是在相同的刻蚀步骤中刻蚀形成的结果。5.一种用于处理3D存储装置的方法，所述方法包括：提供多层结构；通过所述多层结构刻蚀多个孔的步骤；以及密封至少一个所述孔以保护其不经受至少一个后续工艺步骤的步骤，其中，所述至少一个后续工艺步骤影响至少一个所述孔。6.一种用于处理3D存储装置的方法，所述方法包括：层替换步骤；以及在所述层替换步骤期间形成的一个槽内形成至少两条隔离的栅极线的步骤。7.一种3D装置，所述装置包括：至少十六个独立的存储单元；以及控制器，所述控制器被设计成独立地刷新每个所述存储单元。8.一种3D存储装置，所述装置包括：存储控制器，所述存储控制器被设计成执行写操作，其中，所述控制器被设计成使用沟道热电子(CHE)技术和福勒诺德海姆(FN)隧穿写技术执行写操作。9.一种3D存储装置，所述装置包括：存储单元沟道；以及存储控制器，所述存储控制器被设计成执行写操作，其中，通过使用福勒诺德海姆(FN)隧穿写技术执行所述写操作，并且通过执行所述写操作在所述存储单元沟道上形成至少两个独立可读存储位点。10.一种3D存储装置，所述装置包括：多层结构，所述多层结构包括填充孔，所述填充孔包括存储晶体管沟道并且每个所述填充孔包括本体，其中，所述本体包括金属...

【专利技术属性】
技术研发人员：兹维·奥巴赤，金武韩，伊莱·乐斯基，
申请(专利权)人：三维单晶公司，
类型：发明
国别省市：美国,US