驱动电路、矩阵基板以及显示装置制造方法及图纸

实现制造成品率高的驱动电路。扫描线驱动电路(47)的单位电路(50)具备支配线(61～65)和冗余配线(51～55)。支配线(61～65)由源极层形成，具备多个连接部(72)。冗余配线(51～55)与支配线(61～65)对应，由冗余配线层形成，具备多个能与支配线(61～65)的连接部(72)连接的连接部(57)。

Driving Circuit, Matrix Substrate and Display Device

【技术实现步骤摘要】
【国外来华专利技术】驱动电路、矩阵基板以及显示装置
本专利技术涉及驱动电路，特别是涉及以单片形成有驱动电路的矩阵基板、使用了该矩阵基板的显示装置。
技术介绍
近年来，在中小型显示装置中，为了低成本化，已采用将扫描线驱动电路(GateDriver)以单片(Monolithic)形成于矩阵基板的栅极驱动器单片(GateDriverMonolithic，GDM)技术。例如在专利文献1～3中公开了一种使用有源矩阵基板的显示装置，上述有源矩阵基板具备：(i)显示区域，其配设有像素晶体管；以及(ii)周边区域，其配设有用于驱动像素晶体管的扫描线驱动电路和源极驱动电路。而且，在中小型显示装置中，高清晰化也正在发展。因此，构成扫描线驱动电路的单位电路的纵向宽度(数据信号线延伸的方向的宽度)与像素间距一起变窄。另外，窄边框化也正在发展，因此，也难以将形成扫描线驱动电路的区域的横向宽度(扫描线延伸的方向的宽度)扩大。因此，已要求扫描线驱动电路的小面积化。为了构成扫描线驱动电路的单位电路的小面积化，专利文献1公开了将单位电路所包含的晶体管与干配线之间连接的支配线是支配线无需使支配线绕开不进行连接的晶体管的构成。另外，专利文献2公开了单位电路的3条配线能在同一区域内相互重叠的构成。另外，随着高清晰化，从扫描线驱动电路引出的引出配线的细微化也正在发展。因此，引出配线的机械强度下降，易于断裂。专利文献3公开了为了防止引出配线的断裂而防止应力集中于引出配线的构成。现有技术文献专利文献专利文献1：日本再公告专利“国际公开编号WO2011/030590号公报(2011年3月17日国际公开)”专利文献2：日本公开专利公报“特开2002-40962号公报(2002年2月8日公开)”专利文献3：日本公开专利公报“特开2000-56319号公报(2000年2月25日公开)”
技术实现思路
专利技术要解决的问题但是，在如上所述的扫描线驱动电路中存在扫描线驱动电路的制造成品率低的问题。其原因是，随着单位电路的纵向宽度变窄，单位电路所具备的支配线也变细，支配线易于断线。本专利技术是鉴于上述问题而完成的，其目的在于实现制造成品率高的驱动电路。用于解决问题的方案为了解决上述问题，本专利技术的一方式的驱动电路构成为，具备：多个单位电路，其用于分别驱动多个输出线；以及第1种配线，其由第1导电层形成，用于将上述单位电路之间连接，上述单位电路中的至少1个单位电路包含：多个电路元件；第2种配线，其由第2导电层形成，用于将该单位电路所包含的电路元件连接到(i)该单位电路所包含的别的电路元件、(ii)上述第1种配线、以及(iii)用于供应输入的干配线中的任意一者；以及第3种配线，其由第3导电层形成，至少部分地与上述第2种配线中的至少1条第2种配线对应，上述第2种配线中的上述至少1条第2种配线具备多个第1种连接部，上述第3种配线具备能与对应的第2种配线的各第1种连接部连接的多个第2种连接部。专利技术效果根据本专利技术的一方式的上述构成，在至少1个单位电路中，具有对应的第3种配线的第2种配线具备多个第1种连接部，第3种配线具备能与对应的第2种配线的各第1种连接部连接的多个第2种连接部。因此，相互对应的第2种配线与第3种配线能通过将第1连接部与第2连接部连接而被连接。通过这种第2种配线与第3种配线的连接，不仅能用第2种配线还能用第3种配线将第1种连接部之间连接。换句话说，能实现配线的复线化。通过复线化，驱动电路针对第2种配线的断线具备冗余性，因此，能减少有第2种配线的断线引起的驱动电路的不良。因此，能提高驱动电路的制造成品率。附图说明图1是表示具备本专利技术的一实施方式的扫描线驱动电路的矩阵基板的概略构成的俯视图。图2是表示图1所示的低电位干配线和时钟干配线所供应的信号电位的概略构成的信号图。图3是表示图1所示的单位电路的概略电路构成的电路图。图4是表示图1所示的扫描线驱动电路的概略电路配置的俯视图。图5是表示图4所示的单位电路的概略电路配置的俯视图。图6是图5的A-A向视截面图。图7是表示图4所示的扫描线驱动电路的栅极层的概略图案的俯视图。图8是表示图4所示的扫描线驱动电路的半导体层的概略图案的俯视图。图9是表示图4所示的扫描线驱动电路的源极层的概略图案的俯视图。图10是表示图4所示的扫描线驱动电路的接触孔的概略图案的俯视图。图11是表示图4所示的扫描线驱动电路的冗余配线层的概略图案的俯视图。图12是图5的B-B向视截面图。图13是表示使用图1所示的矩阵基板的液晶显示面板的概略构成的俯视图。图14是表示本专利技术的另一实施方式的单位电路的概略电路配置的俯视图。图15是图14的C-C向视截面图。图16是表示本专利技术的再一实施方式的单位电路的概略电路配置的俯视图。图17是将图16所示的绕开区间进行了放大的(a)切断前和(b)切断后的图。具体实施方式以下，基于附图详细地说明本专利技术的实施方式。不过，该实施方式所记载的构成要素的尺寸、材质、形状、其相对配置等只是一个实施方式，不应解释成本专利技术的范围受限于此。[实施方式1]以下，详细说明本专利技术的实施方式1。(矩阵基板的构成)图1是表示具备本专利技术的实施方式1的扫描线驱动电路47的矩阵基板20的概略构成的俯视图。如图1所示，矩阵基板20具备绝缘基板21，绝缘基板21在其上表面具有显示区域30和显示区域30以外的周边区域40。在显示区域30中，按格子状配设有多个扫描线31(输出线)和多个数据线32。另外，虽然在图1中未示出，但在显示区域30中还配设有像素晶体管和像素电极等其它结构。在周边区域40中配设有：扫描线驱动电路47(驱动电路)，其包括用于驱动各扫描线31的多个单位电路50；数据线驱动电路48，其用于驱动各数据线32；端子部49，其用于将矩阵基板20与外部连接；从端子部49向扫描线驱动电路47延伸的配线；以及从端子部49向数据线驱动电路48延伸的配线。数据线32在图1的上下方向上延伸，连接到位于下侧的数据线驱动电路48。此外，不限于此，例如也可以设为将显示区域30上下分割、将数据线驱动电路48配设于显示区域30的上下的构成。扫描线31在图1的左右方向上延伸，按每1条交替地连接到位于左右两侧的扫描线驱动电路47。此外，不限于此，例如也可以设为将各扫描线31连接到左右两侧的扫描线驱动电路47的构成。另外，例如也可以设为将扫描线驱动电路47仅配设于左右一侧的构成。实施方式1的扫描线驱动电路47是以周期错开的方式组合而成的2个移位寄存器。因而，实施方式1的矩阵基板20具备4个移位寄存器，连接到各移位寄存器的扫描线31分别依次被驱动。以后，将扫描线31的总数设为N(N：自然数)。另外，将驱动第n(n：N以下的自然数)条扫描线31的单位电路50设为第n级的单位电路50。另外，将第n级的单位电路50向第n条扫描线31输出的电位设为Out(n)。从端子部49向扫描线驱动电路47延伸的配线包含：低电位干配线34(干配线)，其供应低电位Vss；第1时钟干配线35，其供应第1时钟信号CK1；第2时钟干配线36，其供应第2时钟信号CK2；第3时钟干配线37，其供应第3时钟信号CK3；第4时钟干配线38，其供应第4时钟信号CK4；初始化配线68(第1种配线)，其供应初始化信号Reset；以及开始干配线本文档来自技高网...

【技术保护点】
1.一种驱动电路，其特征在于，具备：多个单位电路，其用于分别驱动多个输出线；以及第1种配线，其由第1导电层形成，用于将上述单位电路之间连接，上述单位电路中的至少1个单位电路包含：多个电路元件；第2种配线，其由第2导电层形成，用于将该单位电路所包含的电路元件连接到(i)该单位电路所包含的别的电路元件、(ii)上述第1种配线、以及(iii)用于供应输入的干配线中的任意一者；以及第3种配线，其由第3导电层形成，至少部分地与上述第2种配线中的至少1条第2种配线对应，上述第2种配线中的上述至少1条第2种配线具备多个第1种连接部，上述第3种配线具备能与对应的第2种配线的各第1种连接部连接的多个第2种连接部。

【技术特征摘要】
【国外来华专利技术】2017.02.23 JP 2017-0326611.一种驱动电路，其特征在于，具备：多个单位电路，其用于分别驱动多个输出线；以及第1种配线，其由第1导电层形成，用于将上述单位电路之间连接，上述单位电路中的至少1个单位电路包含：多个电路元件；第2种配线，其由第2导电层形成，用于将该单位电路所包含的电路元件连接到(i)该单位电路所包含的别的电路元件、(ii)上述第1种配线、以及(iii)用于供应输入的干配线中的任意一者；以及第3种配线，其由第3导电层形成，至少部分地与上述第2种配线中的至少1条第2种配线对应，上述第2种配线中的上述至少1条第2种配线具备多个第1种连接部，上述第3种配线具备能与对应的第2种配线的各第1种连接部连接的多个第2种连接部。2.根据权利要求1所述的驱动电路，其特征在于，上述单位电路中的上述至少1个单位电路包含用于驱动对应的输出线的输出晶体管作为上述电路元件，上述输出晶体管构成为：源极电极和漏极电极中的一方连接到对应的输出线，源极电极和漏极电极中的另一方通过具有对应的第3种配线的第2种配线连接到上述干配线。3.根据权利要求2所述的驱动电路，其特征在于，上述输出晶体管的源极电极和漏极电极中的上述另一方连接到用于将时钟信号供应到上述驱动电路的上述干配线。4.根据权利要求1至3中的任意一项所述的驱动电路，其特征在于，上述第1导电层、上述第2导电层以及上述第3导电层是相互不同的导电层。5.根据权利要求4所述的驱动电路，其特征在于，在上述第2导电层与上述第3导电层之间仅夹着绝缘膜。6.根据权利要求4或5所述的驱动电路，其特征在于，上述第2种配线具备第3种连接部，上述第3种连接部用于与上述电路元件的由上述第1导电层形成的电极、上述第1种配线、以及由上述第1导电层形成的上述干配线中的任意一者连接，上述第3种连接部包含上述第1...

【专利技术属性】
技术研发人员：吉田昌弘，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：日本,JP