具有强化方向性的超导器件制造技术

提供了具有强制方向性的超导器件和相关方法。在一个示例中，提供了一种器件，包括：用于在第一方向中传播第一组量子信号的第一约瑟夫森结传输线(JTL)和用于在第一方向中传播第二组量子信号的第二JTL。该器件可以包括逻辑门，该逻辑门具有用于经由第一JTL接收第一组量子信号的第一输入端子，以及第二输入端子。该器件可以包括单向缓冲器(UPMB)，其具有用于经由第二JTL接收第二组量子信号的第一输入端子和用于将第二组量子信号耦合到逻辑门的第二输入端子的输出端子，其中单向缓冲器可以被配置为仅在第一方向中传播量子信号。

Superconducting Devices with Enhanced Direction

【技术实现步骤摘要】
【国外来华专利技术】具有强化方向性的超导器件
技术介绍
在诸如数字处理器的电子器件中使用的基于半导体的集成电路包括基于互补金属氧化物半导体(CMOS)技术的数字电路。然而，CMOS技术在器件大小方面正在达到极限。此外，基于CMOS技术的数字电路在高时钟速度下的功率消耗越来越成为高性能数字电路和系统的限制因素。作为示例，数据中心中的服务器越来越多地消耗大量功率。功率的消耗部分是由于即使在CMOS电路不活动时能量耗散所导致的功率损耗。这是因为即使当这些电路不活动并且不消耗任何动态功率时，它们由于需要保持CMOS晶体管的状态而仍然消耗功率。另外，因为使用DC电压对CMOS电路供电，当在CMOS电路不活动时存在一定量的电流泄漏。因此，即使当这些电路不处理信息时，不仅由于需要保持CMOS晶体管的状态而且由于电流泄漏，这浪费了一定量的功率。使用基于CMOS技术的处理器和相关组件的替代方法是使用基于超导逻辑的器件。
技术实现思路
在一个示例中，本公开涉及一种器件，其包括用于在第一方向中传播第一组量子信号的第一约瑟夫森结传输线(JTL)和用于在第一方向中传播第二组量子信号的第二约瑟夫森结传输线(JTL)。该器件还可以包括逻辑门，逻辑门包括多个约瑟夫森结，其中逻辑门具有用于经由第一JTL接收第一组量子信号的第一输入端子，以及第二输入端子。器件还可以包括至少一个单向缓冲器，其具有用于经由第二JTL接收第二组量子信号的第一输入端子和用于将第二组量子信号耦合到至少一个逻辑门的第二输入端子的输出端子，其中单向缓冲器可以被配置为仅在第一方向中传播量子信号。在另一方面，本公开涉及一种单向缓冲器，包括用于经由被配置为在第一方向中传播信号的约瑟夫森传输线(JTL)接收量子信号的输入端子，其中单向缓冲器被配置为仅在第一方向中而不在与第一方向相反的第二方向中传播量子信号。在另一方面，本公开涉及一种器件，该器件包括逻辑门，逻辑门包括多个约瑟夫森结，其中逻辑门具有用于接收量子信号的第一输入端子和用于接收量子信号的第二输入端子。器件还可以包括第一单向缓冲器，其具有用于接收量子信号的第一输入端子和用于将量子信号耦合到至少一个逻辑门的第一输入端子的输出端子，其中单向缓冲器被配置为仅在第一方向中传播量子信号。器件还可以包括第二单向缓冲器，其具有用于接收量子信号的第一输入端子和用于将量子信号耦合到至少一个逻辑门的第一输入端子的输出端子，其中单向缓冲器被配置为仅在第一方向中传播量子信号。提供本
技术实现思路
是为了以简化的形式介绍一些概念，这些概念将在下面的具体实施方式中进一步描述。本
技术实现思路
不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在被用来限制所要求保护的主题的范围。附图说明通过示例的方式图示了本公开，并且本公开不限于附图，附图中相同的附图标记表示类似的元件。附图中的元件为简单和清楚起见而被图示出，并且不一定按比例绘制。图1示出了根据一个示例的单向相位模式缓冲器的示图；图2示出了根据一个示例的与逻辑门集成的单向相位模式缓冲器的示图；图3示出了根据一个示例的包括单向相位模式缓冲器和其他相位模式逻辑电路的三位计数器的示图；和图4示出了根据另一个示例的图3的三位计数器的输出波形。具体实施方式本公开中描述的示例涉及超导逻辑器件中的强制方向性。本公开中描述的某些示例涉及用于与超导逻辑器件一起使用的单向相位模式缓冲器。单向相位模式缓冲器可以被使用在基于超导逻辑的器件中，该器件包括诸如触发器、寄存器、计数器和其他处理组件之类的组件。这些超导器件也可以使用基于相位模式逻辑(PML)的器件。在基于PML的器件中，可以将逻辑“1”编码为相位高，并且可以将逻辑“0”编码为相位低。相位高和相位低之间的转换可以由单通量量子(SFQ)脉冲来进行事件触发，如稍后所述。这种基于PML的器件可以包括可以用作低功率超导体逻辑电路的PML电路。与CMOS晶体管不同，PML电路是使用基于约瑟夫森结的器件的超导体电路。示例性约瑟夫森结可以包括经由阻碍电流的区域耦合的两个超导体。阻碍电流的区域可以是超导体本身的物理变窄、金属区域或薄绝缘势垒。作为示例，可以将超导体-绝缘体-超导体(SIS)类型的约瑟夫森结实现为PML电路的一部分。作为示例，超导体是在没有电场的情况下可以承载直流电(DC)的材料。这种材料几乎没有阻抗。一种这样的超导体是铌，其具有9.3开尔文的临界温度(Tc)。在低于Tc的温度下，铌是超导的；然而，在高于Tc的温度下，它表现为具有电阻抗的普通金属。因此，在SIS类型的约瑟夫森结中，超导体可以是铌超导体，并且绝缘体可以是Al2O3势垒(barrier)。在SIS类型的结中，当波函数隧穿通过势垒时，在两个超导体中的时间的变化相位差在两个超导体之间产生电位差。在PML电路中，在一个示例中，SIS类型的结可以是超导环路的一部分。当相对于一个相变周期的时间对两个超导体之间的电位差进行积分时，通过环路的磁通量改变单个量子磁通量的整数倍。与单个量子的磁通量相关联的电压脉冲被称为单通量量子(SFQ)脉冲。作为示例，过阻尼的约瑟夫森结可以产生个体的单通量量子(SFQ)脉冲。在PML电路中，每个约瑟夫森结可以是一个或多个超导环的一部分。跨越结的相位差可以通过施加到环路的磁通量来调制。根据需要，可以通过电感器或其他组件耦合多个约瑟夫森结来形成包括传输线的各种PML电路。SFQ脉冲可以在至少一个时钟的控制下经由这些传输线行进。SFQ脉冲可以是正的或负的。作为示例，当将正弦偏置电流提供给结时，正脉冲和负脉冲两者都可以在相反的时钟相位期间在传输线上向右行进。由于不存在偏置电阻器，PML电路可以有利地具有零静态功耗。另外，PML电路的至少一些组件可以使用交流(AC)电源供电，从而消除接地返回电流。示例性PML电路的构建块可以包括各种类型的逻辑门。示例性逻辑门包括AND门、OR门、逻辑A和非B门以及逻辑AND&OR(AND/OR)门。禁止(A-and-not-B)门可以具有两个输入和一个输出(Q)。除非输入脉冲B首先到来，输入脉冲A可以传播到输出Q。AND/OR门可以具有两个输入和两个输出(Q1和Q2)。一个输出(例如，Q1)可以提供逻辑OR输出，而另一个输出(例如，Q2)可以提供逻辑AND输出。PML电路可以使用基于倒数量子逻辑(RQL)的组件，包括约瑟夫森传输线(JTL)。在基于PML的器件中，JTL被用于相位对准，其可能在两个不同深度的逻辑锥收敛并且每个的相位深度不相等时发生。基于PML的器件通过依赖于多相时钟信号例如四相位时钟信号来操作。相位模式逻辑可以有利地帮助减少作为延迟元件所需的RQL电路中的JTL数量。在基于波流水线逻辑(WPL)的RQL电路中，由于返回到零数据编码，信号仅在一半的时钟周期内生效。结果，当两个信号在逻辑门处收敛时，它们必须几乎同时到达(例如，在相同AC时钟周期的相同AC时钟相位内)。这常常需要插入大量的JTL作为延迟元件，来延迟早到达的输入以匹配后到达的输入。PML中的不同数据编码可以放宽这些限制。作为示例，对应于门的两个输入的输入信号可能需要在相同的AC时钟相位到达，但可能不需要在相同的AC时钟周期期间到达。标准RQLJTL不支持大于90度的相位超前。因此，在四相系统中，每次逻辑锥收本文档来自技高网...

【技术保护点】
1.一种器件，包括：第一约瑟夫森结传输线(JTL)，用于在第一方向中传播第一组量子信号；第二约瑟夫森结传输线(JTL)，用于在所述第一方向中传播第二组量子信号；包括多个约瑟夫森结的逻辑门，其中所述逻辑门具有用于经由所述第一JTL接收所述第一组量子信号的第一输入端子，以及第二输入端子；以及至少一个单向缓冲器，所述至少一个单向缓冲器具有用于经由所述第二JTL接收所述第二组量子信号的第一输入端子和用于将所述第二组量子信号耦合到所述逻辑门的所述第二输入端子的输出端子，其中所述单向缓冲器被配置为仅在所述第一方向中传播量子信号。

【技术特征摘要】
【国外来华专利技术】2017.02.06 US 15/425,9891.一种器件，包括：第一约瑟夫森结传输线(JTL)，用于在第一方向中传播第一组量子信号；第二约瑟夫森结传输线(JTL)，用于在所述第一方向中传播第二组量子信号；包括多个约瑟夫森结的逻辑门，其中所述逻辑门具有用于经由所述第一JTL接收所述第一组量子信号的第一输入端子，以及第二输入端子；以及至少一个单向缓冲器，所述至少一个单向缓冲器具有用于经由所述第二JTL接收所述第二组量子信号的第一输入端子和用于将所述第二组量子信号耦合到所述逻辑门的所述第二输入端子的输出端子，其中所述单向缓冲器被配置为仅在所述第一方向中传播量子信号。2.根据权利要求1所述的器件，其中所述单向缓冲器包括：耦合在第一端子和第二端子之间的第一电感元件；耦合在所述第二端子和接地端子之间的第一约瑟夫森结；耦合在所述第二端子和第三端子之间的第二电感元件；以及耦合在所述第三端子和所述接地端子之间的第二约瑟夫森结，其中所述第二电感元件被配置为形成电感环路，所述电感环路包括所述第一约瑟夫森结、所述第二电感元件和所述第二约瑟夫森结。3.根据权利要求2所述的器件，其中所述电感环路被配置为在所述电感环路中存储电流。4.根据权利要求3所述的器件，其中所述单向缓冲器被配置为经由包含多个相位的时钟信号来接收功率，并且其中所述时钟信号被配置为至少向所述第二约瑟夫森结提供偏置电流。5.根据权利要求4所述的器件，其中所述单向缓冲器被配置为在所述偏置电流与由所述电感环路存储的所述电流之和足以触发所述第二约瑟夫森结时，在所述第一方向中传播量子信号。6.根据权利要求1所述的器件，其中所述量子信号包括单通量量子(SFQ)脉...

【专利技术属性】
技术研发人员：A·L·布朗，
申请(专利权)人：微软技术许可有限责任公司，
类型：发明
国别省市：美国,US