移位寄存器单元、驱动方法、栅极驱动电路及显示装置制造方法及图纸

本发明专利技术公开了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置，属于显示技术领域。包括：输入模块、输出模块、下拉控制模块和下拉模块；输入模块用于在来自第一时钟信号端的第一时钟信号的控制下，向第一上拉节点提供来自输入信号端的输入信号；输出模块用于在第一上拉节点的控制下，向输出端提供来自第二时钟信号端的第二时钟信号；下拉控制模块用于在第一时钟信号的控制下，向第一下拉节点提供来自第一电源端的第一电源信号，以及，基于第三时钟信号控制第一下拉节点的电位；下拉模块用于在第一下拉节点的控制下，向输出端和第一上拉节点提供第一电源信号。本发明专利技术能够保证下拉模块对输出端的降噪效果。

Shift Register Unit, Driving Method, Gate Driving Circuit and Display Device

【技术实现步骤摘要】
移位寄存器单元、驱动方法、栅极驱动电路及显示装置
本专利技术涉及显示
，特别涉及一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置。
技术介绍
显示装置在显示图像时，需要利用栅极驱动电路(GateDriveronArray，GOA)对像素单元进行扫描，栅极驱动电路(也称移位寄存器)包括多个级联的移位寄存器单元，每个移位寄存器单元对应一行像素单元，由多个移位寄存器单元实现对显示装置中多行像素单元的逐行扫描驱动，以显示图像。其中，当完成对某行像素单元的驱动后，需要通过该某行像素单元对应的移位寄存器单元，对该移位寄存器单元的输出端进行降噪，以保证该输出端输出信号的稳定性。相关技术中，移位寄存器单元包括：下拉模块，通过向该下拉模块提供处于有效电位(例如高电平)的信号，可以控制该下拉模块处于工作状态，使得通过该下拉模块对该移位寄存器单元的输出端进行降噪。但是，在移位寄存器单元的工作过程中，下拉模块通常长时间处于有效电位的驱动下，容易造成该下拉模块的电学特性受到影响，影响下拉模块对输出端的降噪效果，导致显示装置出现显示异常。
技术实现思路
本专利技术提供了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置，可以解决相关技术中每个移位寄存器单元所包括的元件较多，导致栅极驱动电路在显示装置中所占用的版图面积较大的问题。所述技术方案如下：第一方面，提供了一种移位寄存器单元，包括：输入模块、输出模块、下拉控制模块和下拉模块；所述输入模块分别与输入信号端、第一时钟信号端和第一上拉节点连接，所述输入模块用于在来自所述第一时钟信号端的第一时钟信号的控制下，向所述第一上拉节点提供来自所述输入信号端的输入信号；所述输出模块分别与第二时钟信号端、所述第一上拉节点和输出端连接，所述输出模块用于在所述第一上拉节点的控制下，向所述输出端提供来自所述第二时钟信号端的第二时钟信号；所述下拉控制模块分别与所述第一时钟信号端、第三时钟信号端、第一电源端和第一下拉节点连接，所述下拉控制模块用于在所述第一时钟信号的控制下，向所述第一下拉节点提供来自所述第一电源端的第一电源信号，以及，基于来自所述第三时钟信号端的第三时钟信号控制所述第一下拉节点的电位；所述下拉模块分别与所述第一电源端、所述第一下拉节点、所述第一上拉节点和所述输出端连接，所述下拉模块用于在所述第一下拉节点的控制下，向所述输出端和所述第一上拉节点提供所述第一电源信号。可选地，所述下拉模块包括：第一晶体管和第二晶体管；所述第一晶体管的栅极与所述第一下拉节点连接，所述第一晶体管的第一极均与所述第一电源端连接，所述第一晶体管的第二极与所述第一上拉节点连接；所述第二晶体管的栅极与所述第一下拉节点连接，所述第二晶体管的第一极与所述第一电源端连接，所述第二晶体管的第二极与所述输出端连接。可选地，所述下拉控制模块还与所述第二时钟信号端连接，所述下拉控制模块还用于在所述第二时钟信号的控制下，向所述第一下拉节点提供所述第三时钟信号。可选地，所述下拉控制模块包括：第十四晶体管、第三晶体管、第四晶体管、第五晶体管和第一电容器；所述第十四晶体管的栅极和第一极均与所述第二时钟信号端连接，所述第十四晶体管的第二极与第二下拉节点连接；所述第三晶体管的栅极与所述第二下拉节点连接，所述第三晶体管的第一极与所述第三时钟信号端连接，所述第三晶体管的第二极与所述第一下拉节点连接；所述第四晶体管的栅极与所述第一时钟信号端连接，所述第四晶体管的第一极与所述第一电源端连接，所述第四晶体管的第二极与所述第一下拉节点连接。所述第五晶体管的栅极与所述第一时钟信号端连接，所述第五晶体管的第一极与所述第一电源端连接，所述第五晶体管的第二极与所述第二下拉节点连接；所述第一电容器的一端与所述第二下拉节点连接，所述第一电容器的另一端与所述第一下拉节点连接。可选地，所述移位寄存器单元还包括：串联在所述输入模块与所述第一上拉节点之间的反馈模块，且所述反馈模块通过第二上拉节点与所述输入模块连接；所述反馈模块还分别与所述第一上拉节点、所述第一时钟信号端和第二电源端连接，所述反馈模块用于在所述第一上拉节点的控制下，向所述第二上拉节点提供来自所述第二电源端的第二电源信号，以及，所述输入模块用于在所述第一时钟信号的控制下，通过所述反馈模块向所述第一上拉节点提供所述输入信号。可选地，所述反馈模块包括：第六晶体管和第七晶体管；所述第六晶体管的栅极与所述第一时钟信号端连接，所述第六晶体管的第一极与所述第二上拉节点连接，所述第六晶体管的第二极与所述第一上拉节点连接；所述第七晶体管的栅极与所述第一上拉节点连接，所述第七晶体管的第一极与所述第二电源端连接，所述第七晶体管的第二极与所述第二上拉节点连接。第二方面，提供了一种移位寄存器单元的驱动方法，所述方法用于驱动移位寄存器单元，所述移位寄存器单元包括：输入模块、输出模块、下拉控制模块和下拉模块，所述方法包括：充电阶段、输出阶段和第一降噪阶段；所述充电阶段中，第一时钟信号端输出的第一时钟信号的电位为有效电位，输入信号端输出的输入信号的电位为有效电位，所述输入模块在所述第一时钟信号的控制下，向第一上拉节点提供处于有效电位的输入信号；所述输出阶段中，第二时钟信号端输出的第二时钟信号的电位为有效电位，所述第一上拉节点的电位保持为有效电位，所述输出模块在所述第一上拉节点的控制下，向输出端提供处于有效电位的第二时钟信号；所述第一降噪阶段中，第三时钟信号端输出的第三时钟信号的电位为有效电位，第一电源端输出的电源信号的电位为无效电位，所述下拉控制模块向第一下拉节点提供处于有效电位的第三时钟信号，所述下拉模块在所述第一下拉节点的控制下，向所述输出端和所述第一上拉节点提供处于无效电位的第一电源信号。可选地，所述移位寄存器单元还包括：串联在所述输入模块与所述第一上拉节点之间的反馈模块，且所述反馈模块通过第二上拉节点与所述输入模块连接，所述方法还包括：所述输出阶段中，所述第一上拉节点的电位保持为有效电位，第二电源端输出的第二电源信号的电位为有效电位，所述第一时钟信号的电位为有效电位，所述反馈模块在所述第一上拉节点的控制下，向所述第二上拉节点提供处于有效电位的第二电源信号。第三方面，提供了一种栅极驱动电路，所述栅极驱动电路包括：多个级联的第一方面任一所述的移位寄存器单元。第四方面，提供了一种显示装置，所述显示装置包括第一方面所述的栅极驱动电路。第五方面，提供了一种存储介质，所述存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现第二方面所述的移位寄存器单元的控制方法。本专利技术提供的技术方案带来的有益效果是：本专利技术实施例提供的移位寄存器单元、驱动方法、栅极驱动电路及显示装置，由于第一下拉节点的电位可以根据第一时钟信号、第一电源信号以及第三时钟信号的电位发生变化，且由于该第一时钟信号和该第三时钟信号的电位均按照固定周期发生变化，使得该第一下拉节点的电位无需长时间处于有效电位，相较于相关技术，能够减小因长时间向下拉模块提供有效电位对该下拉模块电学特性造成的影响，保证了下拉模块对输出端的降噪效果，保证显示装置的显示效果。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的本文档来自技高网...

【技术保护点】
1.一种移位寄存器单元，其特征在于，包括：输入模块、输出模块、下拉控制模块和下拉模块；所述输入模块分别与输入信号端、第一时钟信号端和第一上拉节点连接，所述输入模块用于在来自所述第一时钟信号端的第一时钟信号的控制下，向所述第一上拉节点提供来自所述输入信号端的输入信号；所述输出模块分别与第二时钟信号端、所述第一上拉节点和输出端连接，所述输出模块用于在所述第一上拉节点的控制下，向所述输出端提供来自所述第二时钟信号端的第二时钟信号；所述下拉控制模块分别与所述第一时钟信号端、第三时钟信号端、第一电源端和第一下拉节点连接，所述下拉控制模块用于在所述第一时钟信号的控制下，向所述第一下拉节点提供来自所述第一电源端的第一电源信号，以及，基于来自所述第三时钟信号端的第三时钟信号控制所述第一下拉节点的电位；所述下拉模块分别与所述第一电源端、所述第一下拉节点、所述第一上拉节点和所述输出端连接，所述下拉模块用于在所述第一下拉节点的控制下，向所述输出端和所述第一上拉节点提供所述第一电源信号。

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：输入模块、输出模块、下拉控制模块和下拉模块；所述输入模块分别与输入信号端、第一时钟信号端和第一上拉节点连接，所述输入模块用于在来自所述第一时钟信号端的第一时钟信号的控制下，向所述第一上拉节点提供来自所述输入信号端的输入信号；所述输出模块分别与第二时钟信号端、所述第一上拉节点和输出端连接，所述输出模块用于在所述第一上拉节点的控制下，向所述输出端提供来自所述第二时钟信号端的第二时钟信号；所述下拉控制模块分别与所述第一时钟信号端、第三时钟信号端、第一电源端和第一下拉节点连接，所述下拉控制模块用于在所述第一时钟信号的控制下，向所述第一下拉节点提供来自所述第一电源端的第一电源信号，以及，基于来自所述第三时钟信号端的第三时钟信号控制所述第一下拉节点的电位；所述下拉模块分别与所述第一电源端、所述第一下拉节点、所述第一上拉节点和所述输出端连接，所述下拉模块用于在所述第一下拉节点的控制下，向所述输出端和所述第一上拉节点提供所述第一电源信号。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉模块包括：第一晶体管和第二晶体管；所述第一晶体管的栅极与所述第一下拉节点连接，所述第一晶体管的第一极均与所述第一电源端连接，所述第一晶体管的第二极与所述第一上拉节点连接；所述第二晶体管的栅极与所述第一下拉节点连接，所述第二晶体管的第一极与所述第一电源端连接，所述第二晶体管的第二极与所述输出端连接。3.根据权利要求1或2所述的移位寄存器单元，其特征在于，所述下拉控制模块还与所述第二时钟信号端连接，所述下拉控制模块还用于在所述第二时钟信号的控制下，向所述第一下拉节点提供所述第三时钟信号。4.根据权利要求3所述的移位寄存器单元，其特征在于，所述下拉控制模块包括：第十四晶体管、第三晶体管、第四晶体管、第五晶体管和第一电容器；所述第十四晶体管的栅极和第一极均与所述第二时钟信号端连接，所述第十四晶体管的第二极与第二下拉节点连接；所述第三晶体管的栅极与所述第二下拉节点连接，所述第三晶体管的第一极与所述第三时钟信号端连接，所述第三晶体管的第二极与所述第一下拉节点连接；所述第四晶体管的栅极与所述第一时钟信号端连接，所述第四晶体管的第一极与所述第一电源端连接，所述第四晶体管的第二极与所述第一下拉节点连接。所述第五晶体管的栅极与所述第一时钟信号端连接，所述第五晶体管的第一极与所述第一电源端连接，所述第五晶体管的第二极与所述第二下拉节点连接；所述第一电容器的一端与所述第二下拉节点连接，所述第一电容器的另一端与所述第一下拉节点连接。5.根据权利要求1或2所述的移位寄存器单元，其特征在...

【专利技术属性】
技术研发人员：王迎，刘承娜，李红敏，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方光电科技有限公司，
类型：发明
国别省市：北京,11