【技术实现步骤摘要】
一种数据收发速率调整装置及其运行方法
本专利技术涉及通信
,具体为一种数据收发速率调整装置及其运行方法。
技术介绍
目前通信设备内部数据为并行数据,以降低处理频率,以空间换时间。设备之间通过数据线连接,数据线一般传输的是串行数据,因串行数据抗干扰能力强,传输距离远。故对外远距离传输数据的接口多采用串行接口,串行接口信号线少,线间干扰容易控制,还可以通过不断提高时钟频率来提高传输速率。通信设备常用的串行接口为SerDes器件(serializer串行器和deserializer并行器的简称)。SerDes器件是一种主流的串行通信部件,其在发送端将多路低速并行信号转换成高速串行信号,通过传输介质(光纤、电缆等)送到接收端,其在接收端将接收的高速串行信号重新转换成低速并行信号。当前通信设备采用的通信协议多种多样,每种通信协议都定义其协议支持的一系列的接口速率供选择。例如,以太网协议的接口速率包括10Mb/s、100Mb/s、1000Mb/s、1Gb/s、10Gb/s等;SDH(同步数字体系)的接口速率包括155.52Mb/s、622.08Mb/s、2488.32Mb/s等。一台通信设备需要同一个接口实现传输或接收多种速率的数据。现有设备实现多速率的收发主要依赖于SerDes支持多速率的功能。虽然目前SerDes器件可以满足一种或者多种速率数据的收发,但同一个SerDes器件很难实现通信设备所需的各种速率数据的收发。而需要一个接口将数据线上的数据采样转换为设备内能处理的数据。在通信设备中还存在需要对接口速率进行微小调整的情况,目前也主要是依靠SerDes器件 ...
【技术保护点】
1.一种数据收发速率调整装置,分为数据发送速率调整单元和数据接收速率调整单元;其特征在于:所述数据发送速率调整单元包括数据缓冲模块、位宽倍增模块和控制器,数据发送速率调整单元安装于发送设备的并行数据输出端和发送SerDes接口之间,并行数据输出端连接数据发送速率调整单元的数据缓冲模块,数据缓冲模块的状态信号接入控制器,同时将暂存的并行数据送入位宽倍增模块,控制器根据状态信号将倍增系数控制信号送入位宽倍增模块,位宽倍增模块按控制器给出的倍增系统对并行数据进行倍增,实现速率调整,其输出接入发送SerDes接口,转换成高速串行信号发送;所述数据接收速率调整单元包括依次连接的比特同步模块、比特提取模块和比特对齐模块;数据接收速率调整单元安装于接收设备的并行数据输入端和接收SerDes接口之间,接收SerDes接口接收的串行数据转换为并行数据接入比特同步模块,对数据多次采样后送入比特提取模块,根据数据起始位提取有效数据,接入比特对齐模块,将提取的有效数据合并对齐恢复成并行数据,送入接收设备内的并行数据输入端。
【技术特征摘要】
1.一种数据收发速率调整装置,分为数据发送速率调整单元和数据接收速率调整单元;其特征在于:所述数据发送速率调整单元包括数据缓冲模块、位宽倍增模块和控制器,数据发送速率调整单元安装于发送设备的并行数据输出端和发送SerDes接口之间,并行数据输出端连接数据发送速率调整单元的数据缓冲模块,数据缓冲模块的状态信号接入控制器,同时将暂存的并行数据送入位宽倍增模块,控制器根据状态信号将倍增系数控制信号送入位宽倍增模块,位宽倍增模块按控制器给出的倍增系统对并行数据进行倍增,实现速率调整,其输出接入发送SerDes接口,转换成高速串行信号发送;所述数据接收速率调整单元包括依次连接的比特同步模块、比特提取模块和比特对齐模块;数据接收速率调整单元安装于接收设备的并行数据输入端和接收SerDes接口之间,接收SerDes接口接收的串行数据转换为并行数据接入比特同步模块,对数据多次采样后送入比特提取模块,根据数据起始位提取有效数据,接入比特对齐模块,将提取的有效数据合并对齐恢复成并行数据,送入接收设备内的并行数据输入端。2.一种数据收发速率调整装置的运行方法,采用权利要求1所述的速率调整装置,分为数据发送速率调整的发送方法和数据接收速率调整接收方法;所述数据发送速率调整的发送方法采用权利要求1所述的数据发送速率调整单元进行,主要步骤如下:步骤Ⅰ、数据暂存发送设备的并行数据输出端将并行数据送入数据缓冲模块暂存,数据缓冲模块实时监测自身暂存数据量与其最大存储容量的比值,此即为存储状态信息,该状态信息实时传送给控制器;步骤Ⅱ、位宽倍增位宽倍增模块根据发送设备当前状态确定读取数据缓冲模块中暂存的数据的方式,每次读取4~64比特,将读取的每一比特位按照控制器实时给出的倍增系数扩展倍增,并按发送SerDes接口的并行数据位宽对得到的比特流进行调整,拆分或合并对齐成符合发送SerDes接口的并行数据位宽的比特流,输出到本装置连接的发送SerDes接口,转换成高速串行信号发送;步骤Ⅲ、倍增系数调整控制器按发送设备内部并行数据速率VB和发送SerDes接口串行数据速率VC求得N,VC>VB,VC/VB四舍五入所得整数为N;根据位宽倍增模块的状态,不断地实时调整倍增系数为N或N±1,并将当前的倍增系数实时传输到位宽倍增模块,使倍增后比特流的速率等于发送SerDes接口的速率;数据接收速率调整的接收方法采用权利要求1所述的数据接收速率调整单元进行,主要步骤如下:步骤ⅰ、比特同步当发送设备发送的比特流传输速率VS等于接收设备的接收SerDes接口速率VR,则无需数据接收速率调整单元的进行步骤ⅰ比特同步和步骤ⅱ比特提取,直接进入步骤ⅲ;当发送设备发送的比特流传输速率VS小于接收设备的接收SerDes接口速率VR,接收SerDes接口对接收的对端发送的比特流每比特采样M次或M±1次,VR/VS四舍五入所得整数为M;接收SerDes接口对接收比特流中70%以上的比特...
【专利技术属性】
技术研发人员:郑乐,邱帆,张凤军,吴斌,陈选育,郑鹏,高荣亮,谭绍峰,黄柏华,张旭炜,
申请(专利权)人:中国电子科技集团公司第三十四研究所,
类型:发明
国别省市:广西,45
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。