碳化硅外延衬底和制造碳化硅半导体器件的方法技术

假设满足式1和式2的关系的一个或多个缺陷是第一缺陷，并且满足式3和式2的关系的一个或多个缺陷是第二缺陷，其中偏离角为θ°，在垂直于第二主面的方向上碳化硅层的厚度为Wμm，通过将平行于偏离方向的方向投影到所述第二主面上而获得的方向上的一个或多个缺陷各自的宽度为Lμm，并且在垂直于所述偏离方向并且平行于所述第二主面的方向上的一个或多个缺陷各自的宽度为Yμm。通过将所述第二缺陷的数量除以所述第一缺陷的数量和所述第二缺陷的数量之和而得到的值大于0.5。

Silicon Carbide Epitaxy Substrate and Method for Manufacturing Silicon Carbide Semiconductor Devices

【技术实现步骤摘要】
【国外来华专利技术】碳化硅外延衬底和制造碳化硅半导体器件的方法
本专利技术涉及一种碳化硅外延衬底和制造碳化硅半导体器件的方法。本专利技术要求于2017年1月31日提交的日本专利申请2017-015501号的优先权，通过参考将其全部内容并入本文中。
技术介绍
日本特开2014-170891号公报(专利文献1)公开了一种在碳化硅单晶衬底上外延生长碳化硅层的方法。引用列表专利文献专利文献1：日本特开2014-170891号公报
技术实现思路
根据本专利技术的碳化硅外延衬底包含：具有第一主面的碳化硅单晶衬底；和在所述第一主面上的碳化硅层。所述碳化硅层包含与所述碳化硅单晶衬底接触的面、以及与所述面相反的第二主面。第二主面是相对于{0001}面在偏离方向上以偏离角倾斜的面。所述第二主面具有一个或多个缺陷。假设满足式1和式2的关系的一个或多个缺陷是第一缺陷，并且满足式3和式2的关系的一个或多个缺陷是第二缺陷，其中所述偏离角为θ°，在垂直于所述第二主面的方向上所述碳化硅层的厚度为Wμm，通过将平行于偏离方向的方向投影到第二主面上而获得的方向上的一个或多个缺陷各自的宽度为Lμm，并且在垂直于偏离方向并且平行于第二主面的方向上的一个或多个缺陷各自的宽度为Yμm，则通过将第二缺陷的数量除以第一缺陷的数量和第二缺陷的数量之和而得到的值大于0.5，附图说明图1是显示根据本实施方案的碳化硅外延衬底的构造的示意性平面图。图2是在图3中箭头的方向上沿II-II线截取的示意性截面图。图3是显示根据本实施方案的碳化硅外延衬底的第二主面的第一部分的构造的示意性平面图。图4是显示根据本实施方案的碳化硅外延衬底的第二主面的第二部分的构造的示意性平面图。图5是在图4中箭头的方向上沿V-V线截取的示意性截面图。图6是显示根据本实施方案的制造碳化硅外延衬底的设备的构造的示意性局部截面图。图7是示意性显示根据本实施方案的制造碳化硅外延衬底的方法的流程图。图8是显示根据本实施方案的制造碳化硅外延衬底的方法的第一步骤的示意性截面图。图9是显示根据本实施方案的制造碳化硅外延衬底的方法的第二步骤的示意性截面图。图10是示意性显示根据本实施方案的制造碳化硅半导体器件的方法的流程图。图11是显示根据本实施方案的制造碳化硅半导体器件的方法的第一步骤的示意性截面图。图12是显示根据本实施方案的制造碳化硅半导体器件的方法的第二步骤的示意性截面图。图13是显示根据本实施方案的碳化硅半导体器件的构造的示意性截面图。具体实施方式[本专利技术的实施方案的概述]首先提供本专利技术实施方案的概述。关于本文中的晶体学指标，单个取向用[]表示，集合取向用<>表示，单个面用()表示，并且集合面用{}表示。尽管晶体学上的负指数通常由在其上具有横杠“-”的数字来表示，但是本文中数字前面的负号表示晶体学上的负指数。(1)根据本专利技术的碳化硅外延衬底100包含：具有第一主面11的碳化硅单晶衬底10；和在第一主面11上的碳化硅层20。碳化硅层20包含与所述碳化硅单晶衬底10接触的面14、以及与所述面14相反的第二主面12。第二主面12是相对于{0001}面在偏离方向上以偏离角倾斜的面。第二主面12具有一个或多个缺陷。假设满足式1和式2的关系的一个或多个缺陷是第一缺陷1，并且满足式3和式2的关系的一个或多个缺陷是第二缺陷2，其中所述偏离角为θ°，在垂直于第二主面12的方向上碳化硅层20的厚度为Wμm，在与通过将偏离方向投影到第二主面12上而获得的方向平行的方向上的一个或多个缺陷各自的宽度为Lμm，并且在垂直于偏离方向并且平行于第二主面12的方向上的一个或多个缺陷各自的宽度为Yμm，则通过将第二缺陷2的数量除以第一缺陷1的数量和第二缺陷2的数量之和而得到的值大于0.5。结果，能够抑制一个或多个缺陷的二维延伸。(2)在根据上述(1)的碳化硅外延衬底100中，碳化硅层20的厚度可以是5μm以上且100μm以下。(3)在根据上述(1)或(2)的碳化硅外延衬底100中，所述偏离角可以大于0°且小于或等于8°。(4)在根据上述(1)～(3)中任一项的碳化硅外延衬底100中，通过将第二缺陷2的数量除以第一缺陷1的数量和第二缺陷2的数量之和而得到的值可以大于0.6。(5)在根据上述(4)的碳化硅外延衬底100中，通过将第二缺陷2的数量除以第一缺陷1的数量和第二缺陷2的数量之和而得到的值可以大于0.7。(6)在根据上述(5)的碳化硅外延衬底100中，通过将第二缺陷2的数量除以第一缺陷1的数量和第二缺陷2的数量之和而得到的值可以大于0.8。(7)在根据上述(6)的碳化硅外延衬底100中，通过将第二缺陷2的数量除以第一缺陷1的数量和第二缺陷2的数量之和而得到的值可以大于0.9。(8)根据本专利技术的制造碳化硅半导体器件300的方法包括如下步骤。准备根据上述(1)～(7)中任一项的碳化硅外延衬底100。对碳化硅外延衬底100进行加工。[本专利技术实施方案的细节]下面将对本专利技术实施方案的细节进行描述。在如下描述中，相同或相应的元件由相同的符号表示，并且将不重复其相同的描述。(碳化硅外延衬底)如图1和图2所示，根据本实施方案的碳化硅外延衬底100具有碳化硅单晶衬底10和碳化硅层20。碳化硅单晶衬底10包含第一主面11和与第一主面11相反的第三主面13。碳化硅层20包含与碳化硅单晶衬底10接触的第四主面14以及与第四主面14相反的第二主面12。如图1所示，碳化硅外延衬底100可以具有在第一方向101上延伸的第一平坦部16。碳化硅外延衬底100可以具有在第二方向102上延伸的第二平坦部(未示出)。第一方向101是平行于第二主面12并垂直于第二方向102的方向。例如，第二方向102是<1-100>方向。如图1所示，第二主面12的最大直径111(直径)例如为100mm以上。最大直径111可以是150mm以上，200mm以上或250mm以上。最大直径111的上限没有特别限制。例如，最大直径111的上限可以是300mm。碳化硅单晶衬底10由碳化硅单晶制成。碳化硅单晶具有例如4H-SiC的多型。在电子迁移率、介电强度等方面，4H-SiC比其他多型更优异。碳化硅单晶衬底10包含诸如氮的n型杂质。碳化硅单晶衬底10的传导类型例如是n型。第一主面11是相对于{0001}面在8°以下的角度下倾斜的面。当第一主面11相对于{0001}面倾斜时，例如第一主面11的法线的倾斜方向是<11-20>方向。如图2所示，碳化硅层20位于碳化硅单晶衬底10的第一主面11上。碳化硅层20是外延层。碳化硅层20与第一主面11接触。碳化硅层20包含诸如氮的n型杂质。碳化硅层20的传导类型例如是n型。第二主面是相对于{0001}面在偏离方向上以偏离角θ(°)倾斜的面。具体地，第二主面12可以是相对于(0001)面在偏离方向上倾斜8°以下的面。或者，第二主面12可以是相对于(000-1)面在偏离方向上倾斜8°以下的面。例如，偏离方向是<11-20>方向。偏离方向不限于<11-20>方向。例如，偏离方向可以是<1-100>方向，或者具有<1-100>方向分量和<11-20>方向分量的方向。偏离角θ是第二主面相对于{00本文档来自技高网...

【技术保护点】
1.一种碳化硅外延衬底，所述碳化硅外延衬底包含：具有第一主面的碳化硅单晶衬底；和在所述第一主面上的碳化硅层，所述碳化硅层包含与所述碳化硅单晶衬底接触的面、以及与所述面相反的第二主面，所述第二主面是相对于{0001}面在偏离方向上以偏离角倾斜的面，所述第二主面具有一个或多个缺陷，并且假设满足式1和式2的关系的一个或多个缺陷是第一缺陷，并且满足式3和式2的关系的一个或多个缺陷是第二缺陷，其中所述偏离角为θ°，在垂直于所述第二主面的方向上所述碳化硅层的厚度为Wμm，在与通过将所述偏离方向投影到所述第二主面上而获得的方向平行的方向上的一个或多个缺陷各自的宽度为Lμm，并且在垂直于所述偏离方向并且平行于所述第二主面的方向上的一个或多个缺陷各自的宽度为Yμm，则通过将所述第二缺陷的数量除以所述第一缺陷的数量和所述第二缺陷的数量之和而得到的值大于0.5，

【技术特征摘要】
【国外来华专利技术】2017.01.31 JP 2017-0155011.一种碳化硅外延衬底，所述碳化硅外延衬底包含：具有第一主面的碳化硅单晶衬底；和在所述第一主面上的碳化硅层，所述碳化硅层包含与所述碳化硅单晶衬底接触的面、以及与所述面相反的第二主面，所述第二主面是相对于{0001}面在偏离方向上以偏离角倾斜的面，所述第二主面具有一个或多个缺陷，并且假设满足式1和式2的关系的一个或多个缺陷是第一缺陷，并且满足式3和式2的关系的一个或多个缺陷是第二缺陷，其中所述偏离角为θ°，在垂直于所述第二主面的方向上所述碳化硅层的厚度为Wμm，在与通过将所述偏离方向投影到所述第二主面上而获得的方向平行的方向上的一个或多个缺陷各自的宽度为Lμm，并且在垂直于所述偏离方向并且平行于所述第二主面的方向上的一个或多个缺陷各自的宽度为Yμm，则通过将所述第二缺陷的数量除以所述第一缺陷的数量和所述第二缺陷的数量之和而得到的值大于0.5，2.根据...

【专利技术属性】
技术研发人员：和田圭司，堀勉，伊东洋典，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：日本,JP