暂时抑制受约束存储操作数请求的处理制造技术

选择性地暂时抑制被识别为受约束的存储操作数请求的处理。该处理包括：确定对由计算环境的多个处理单元共享的共同存储位置的存储操作数请求是否受约束，以及基于确定该存储操作数请求受约束，则暂时抑制请求依照该存储操作数请求对该共同存储位置的访问。执行该处理的该处理单元可继续进行该受约束的存储操作数请求的处理，而不执行该抑制，其中该处理可使用该处理单元私有的高速缓存来实现。否则，该抑制可继续，直至与该存储操作数请求相关联的指令或指令的操作接近完成。

Temporarily suppress the processing of constrained storage operand requests

【技术实现步骤摘要】
【国外来华专利技术】暂时抑制受约束存储操作数请求的处理
技术介绍
一般而言，一个或多个方面涉及计算环境内的处理，尤其涉及改进这种处理。在多处理计算环境中，诸如中央处理单元(CPU)或内核的多个处理单元被连接以共享对共同存储(诸如，共同主存储位置)的访问。跨该配置的存储阶层(hierarchy)可包括每个处理单元本地的各种高速缓存层级、在若干处理单元间共享的各种高速缓存层级及主存储。当处理单元将更新存储位置时，存储行由存储阶层转移至处理单元，且该行在执行更新的处理单元本地的高速缓存层级内被独占地持有。当存储行由处理单元独占地持有时，不准许其它处理单元更新或读取该存储行，直至该行被释放并且不再由任一处理单元独占地持有为止。旨在增强单个处理单元性能(诸如，管线化、超标量、无序执行以及分支预测)的处理单元特征可导致推测性(speculative)存储器请求。推测性请求是可能或可能不要求完成特定程序路径的请求。在启动推测性请求时，确定是否要求请求的条件尚未决定。
技术实现思路
在一个或多个方面中，通过提供如权利要求1所述的促进计算环境中的处理的方法和对应的系统以及计算机程序来克服现有技术的某些缺点以及提供额外优点。有利地，计算机环境处理通过以下操作来增强：提供用于程序的设施(或能力)以向处理单元发信号通知对应于由计算环境的多个处理单元共享的共同存储位置的特定存储操作数请求或访问应受约束。基于将特定存储操作数请求识别为受约束，如果不能使用该处理单元私有的高速缓存实现所识别的存储操作数的处理，则该处理单元推迟该存储操作数请求的处理。可推迟(或暂时抑制)该处理，直至在指定所识别的存储操作数的指令(或指令的操作)前的指令已完成处理。这有利地确保识别为受约束的存储操作数访问仅在被要求时执行，并且如果不能仅使用私有高速缓存实现该存储操作数请求，则该存储操作数请求访问并不推测性地执行。有利地，因此，可减少共同共享存储行徒劳遍历(traverse)该计算环境的次数，从而增加整体系统性能。在一个或多个实施方式中，该暂时抑制包括：抑制该存储操作数请求的处理，其中该存储操作数请求要求对由该计算环境的该多个处理单元共享的共同存储位置的访问，以便处理该存储操作数请求。更特别地，该方法可由处理单元执行，该处理单元可确定该存储操作数请求是否命中该处理单元的私有高速缓存，并基于该存储操作数请求在该私有高速缓存中产生命中，可使用该私有高速缓存继续进行该存储操作数请求的处理，而不执行该抑制。在一个或多个实施例中，该暂时抑制包括：抑制该存储操作数请求的处理，直至与该存储操作数请求相关联的指令或指令的操作接近完成。在增强型实施例中，该方法可进一步包括将该存储操作数请求放置在存储操作数请求队列中，其中该存储操作数请求要求对由该计算环境的该多个处理单元共享的该共同存储位置的访问。通过示例，该暂时抑制可包括在该存储操作数请求队列中保留该存储操作数请求，直至与该存储操作数请求相关联的指令或指令的操作接近完成。在一个或多个实施方式中，该方法可进一步包括将该存储操作数请求识别为受约束。该识别可包括由处理单元获得指示与下一个顺序指令的操作数相关联的访问意图的访问意图指令，其中该访问意图将该存储操作数请求的使用指示为受约束。在一个或多个实施方式中，该访问意图指令可以是下一个指令访问意图指令，并且将该存储操作数请求识别为受约束可包括：在下一个指令访问意图指令内提供约束访问意图码。在一个或多个实施例中，该存储操作数请求是与指令或指令的操作相关联的推测性存储操作数请求。通过本文中所描述的技术实现额外特征及优点。本文中详细描述其它实施例及方面，并且将其视为所要求保护的方面的一部分。附图说明在本说明书的结论处的权利要求中，一个或多个方面作为示例被特别指出并清楚地要求保护。通过以下结合附图的详细描述，一个或多个方面的前述内容和目的、特征及优点是显而易见的，在附图中：图1描绘了结合和使用本专利技术的一个或多个方面的计算环境的一个示例；图2描绘了结合和使用本专利技术的一个或多个方面的计算环境的再一示例；图3描绘了结合和使用本专利技术的一个或多个方面的多处理单元环境的一个示例；图4描绘了根据本专利技术的一个或多个方面的处理的一个实施例；图5描绘了根据本专利技术的一个或多个方面的处理的更详细的示例；图6A说明了根据本专利技术的一个或多个方面有用的指令格式的一个实施例；图6B说明了根据本专利技术的一个或多个方面的诸如图6A中描绘的指令格式的访问意图控制字段的一个实施例；图7说明了根据本专利技术的一个或多个方面的可用于使用诸如图6A和图6B中描绘的指令来控制处理行为的流程图的实施例；图8A和图8B描绘了根据本专利技术的一个或多个方面的存储操作数请求的处理的再一示例；图9A描绘了结合和使用本专利技术的一个或多个方面的计算环境的另一示例；图9B描绘了图9A中的存储器的进一步的细节；图10描绘了云计算环境的一个实施例；以及图11描绘了抽象模型层的一个示例。具体实施方式如所指出，旨在增强单个处理单元性能(诸如，管线化、超标量、无序执行以及分支预测)的处理单元特征可导致推测性(speculative)存储器请求。对私有存储位置的推测性请求可以是有利的，但对共同存储位置的过度推测性请求可对整体系统性能不利。对于不必要的推测性请求，共享存储行可遍历存储阶层，而不使任何单个处理程序受益。用于共同共享存储位置的处理单元间的竞争随着以下而增大：推测性存储器请求的数量由计算环境或配置中的每个处理单元来增加，计算环境中的处理单元的数量增加，或在实现同时多线程(SMT)的处理器中的线程的数量增加等。随着处理单元间的竞争增大，每个单个处理单元变得越来越难成功地获得包含特定共享存储器位置的存储行。结果，可使整体系统性能降级。根据本专利技术的一个或多个方面，提供一种用于程序的设施，其向处理单元发信号通知特定存储操作数访问请求对应于在整个计算环境中的多个处理单元间共享的共同存储位置。如果不能仅使用处理单元本地或私有的高速缓存层级实现被识别为受约束的存储操作数的处理，则向该处理单元发信号通知推迟对共同外部阶层的任何查询，直至在指定所识别的存储操作数的指令前的指令已完成处理。这有利地确保所识别的存储操作数请求仅在要求时执行，并且不推测性地执行。结果，减少了共同共享存储行徒劳遍历计算环境的次数，从而增加整体系统性能。参考图1描述结合和使用本专利技术的一个或多个方面的计算环境的一个实施例。在一个示例中，计算环境可基于由纽约阿蒙克市的国际商业机器公司提供的z/体系结构。在2015年3月的IBM公开号为SA22-7832-10的“z/ArchitecturePrinciplesofOperation(z/体系结构的工作原理)”中描述了z/体系结构的一个实施例。Z/ARCHITECTURE是美国纽约阿蒙克市的国际商业机器公司的注册商标。在另一示例中，计算环境可基于由纽约阿蒙克市的国际商业机器公司提供的Power体系结构。在2015年4月9日的国际商业机器公司的“PowerISATMVersion2.07B(PowerISATM版本2.07B)”中描述了Power体系结构的一个实施例。POWERARCHITECTURE为美国纽约阿蒙克市的国际商业机器公司的注册商标。计算环境还可以基于其它体系结构，包括本文档来自技高网...

【技术保护点】
1.一种促进计算环境内的处理的方法，所述方法包括以下步骤：确定访问由计算环境的多个处理单元共享的共同存储位置的存储操作数请求是否受约束；以及基于确定所述存储操作数请求受约束，暂时抑制请求依照所述存储操作数请求对所述共同存储位置的访问。

【技术特征摘要】
【国外来华专利技术】2017.01.12 US 15/404,2541.一种促进计算环境内的处理的方法，所述方法包括以下步骤：确定访问由计算环境的多个处理单元共享的共同存储位置的存储操作数请求是否受约束；以及基于确定所述存储操作数请求受约束，暂时抑制请求依照所述存储操作数请求对所述共同存储位置的访问。2.如权利要求1所述的方法，其中，所述暂时抑制包括：抑制所述存储操作数请求的处理，其中，所述存储操作数请求要求对由所述计算环境的所述多个处理单元共享的所述共同存储位置的访问，以便处理所述存储操作数请求。3.如权利要求2所述的方法，其中，所述方法由处理单元执行，所述处理单元进一步确定所述存储操作数请求是否命中所述处理单元的私有高速缓存，并基于所述存储操作数请求在所述私有高速缓存中产生命中，使用所述私有高速缓存继续进行所述存储操作数请求的处理，而不执行所述抑制。4.如权利要求1所述的方法，其中，所述抑制包括：抑制所述存储操作数请求的处理，直至与所述存储操作数请求相关联的指令或指令的操作接近完成。5.如权利要求1所述的方法，进一步包括：将所述...

【专利技术属性】
技术研发人员：B·C·贾梅伊，C·雅各比，岑中龙，D·W·施密特，D·罗萨，A·萨珀里托，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国,US