半导体装置以及其制作方法制造方法及图纸

本发明专利技术公开一种半导体装置以及其制作方法，该半导体装置包括埋入式绝缘层、半导体层、栅极结构、源极掺杂区与漏极掺杂区。半导体层设置于埋入式绝缘层上。栅极结构设置于半导体层上。半导体层包括体区设置于栅极结构与埋入式绝缘层之间。源极掺杂区与漏极掺杂区设置于半导体层中。第一接触结构贯穿埋入式绝缘层并接触体区。第二接触结构贯穿埋入式绝缘层并与源极掺杂区电连接。至少部分的第一接触结构于埋入式绝缘层的厚度方向上与体区重叠。体区通过第一接触结构与第二接触结构而与源极掺杂区电连接。

Semiconductor devices and their fabrication methods

【技术实现步骤摘要】
半导体装置以及其制作方法
本专利技术涉及一种半导体装置以及其制作方法，尤其是涉及一种具有埋入式绝缘层的半导体装置以及其制作方法。
技术介绍
在半导体制造领域中，集成电路中的元件尺寸不断地微缩以提升芯片效能。然而，随着元件尺寸缩小，许多电性特征对于元件操作表现上的影响变得更明显，对于微缩化产生阻碍。举例来说，在使用绝缘层覆硅(silicononinsulator，SOI)基底的半导体制作工艺中，对于切换(switching)装置例如切换晶体管来说，为了提升切换晶体管的效能表现，SOI基底中的半导体层的厚度需越薄越好。然而，过薄的半导体层会导致翘曲效应(Kinkeffect)，且对于其他类型的半导体元件例如高压(highvoltage)晶体管在操作表现也会上造成负面影响。因此，为了使用SOI基底来形成具有不同类型半导体元件的芯片，需有效地于SOI基底上整合不同类型的半导体元件的结构设计与制作方法。
技术实现思路
本专利技术提供了一种半导体装置以及其制作方法，利用于半导体层面向埋入式绝缘层的一侧形成接触结构或/及接触开孔，由此电连接半导体层的体区与源极掺杂区，进而达到改善翘曲效应(Kinkeffect)的效果。本专利技术的一实施例提供一种半导体装置，包括一埋入式绝缘层、一半导体层、一栅极结构、一源极掺杂区、一漏极掺杂区、一第一接触结构以及一第二接触结构。半导体层设置于埋入式绝缘层的一侧。栅极结构设置于半导体层上，且半导体层包括一体区设置于栅极结构与埋入式绝缘层之间。源极掺杂区以及漏极掺杂区分别设置于位于栅极结构的相对两侧的半导体层中。第一接触结构贯穿埋入式绝缘层并接触体区，且至少部分的第一接触结构于埋入式绝缘层的厚度方向上与体区重叠。第二接触结构贯穿埋入式绝缘层并与源极掺杂区电连接，且体区通过第一接触结构与第二接触结构而与源极掺杂区电连接。本专利技术的一实施例提供一种半导体装置的制作方法，包括下列步骤。首先，提供一半导体层设置于一埋入式绝缘层上。在半导体层上形成一栅极结构，且半导体层包括一体区设置于栅极结构与埋入式绝缘层之间。在位于栅极结构的相对两侧的半导体层中分别形成一源极掺杂区与一漏极掺杂区。形成一第一接触结构贯穿埋入式绝缘层并接触体区，且至少部分的第一接触结构于埋入式绝缘层的厚度方向上与体区重叠。形成一第二接触结构贯穿埋入式绝缘层并与源极掺杂区电连接。体区通过第一接触结构与第二接触结构而与源极掺杂区电连接。本专利技术的另一实施例提供一种半导体装置，包括一埋入式绝缘层、一半导体层、一栅极结构、一源极掺杂区、一漏极掺杂区、一接触开孔、一硅化物层、一第一接触结构以及一第二接触结构。半导体层设置于埋入式绝缘层的一侧。栅极结构设置于半导体层上，且半导体层包括一体区设置于栅极结构与埋入式绝缘层之间。源极掺杂区以及漏极掺杂区分别设置于位于栅极结构的相对两侧的半导体层中。接触开孔贯穿埋入式绝缘层并暴露出体区的一部分以及源极掺杂区的一部分。硅化物层设置于接触开孔中且设置于被接触开孔暴露出的体区的部分以及源极掺杂区的部分上。体区通过硅化物层与源极掺杂区电连接。第一接触结构设置于硅化物层上。第二接触结构贯穿埋入式绝缘层并与漏极掺杂区电连接。本专利技术的另一实施例提供一种半导体装置的制作方法，包括下列步骤。首先，提供一半导体层设置于一埋入式绝缘层上。在半导体层上形成一栅极结构，且半导体层包括一体区设置于栅极结构与埋入式绝缘层之间。在位于栅极结构的相对两侧的半导体层中分别形成一源极掺杂区与一漏极掺杂区。形成一接触开孔贯穿埋入式绝缘层并暴露出体区的一部分以及源极掺杂区的一部分。在接触开孔中形成一硅化物层，硅化物层形成于被接触开孔暴露出的体区的部分以及源极掺杂区的部分上，且体区通过硅化物层与源极掺杂区电连接。在硅化物层上形成一第一接触结构。形成一第二接触结构贯穿埋入式绝缘层并与漏极掺杂区电连接。附图说明图1为本专利技术第一实施例的半导体装置的上视示意图；图2为沿图1中A-A’剖线所绘示的剖视图；图3至图5为本专利技术第一实施例的半导体装置的制作方法示意图，其中图4为图3之后的状况示意图；图5为图4之后的状况示意图；图6为本专利技术第二实施例的半导体装置的示意图；图7为本专利技术第三实施例的半导体装置的示意图；图8与图9为本专利技术第三实施例的半导体装置的制作方法示意图，其中图9为图8之后的状况示意图。主要元件符号说明10第一基底11第二基底20埋入式绝缘层30半导体层31体区32源极掺杂区33漏极掺杂区40隔离结构51栅极介电层52栅极结构60层间介电层61A第一插塞61B第二插塞62A第一金属层62B第二金属层63A第三插塞63B第四插塞70绝缘层81阻障层82导电材料85硅化物层91第一导电层92第二导电层101-103半导体装置BC1第一接触结构BC2第二接触结构BC3第三接触结构BC4第四接触结构BC5第五接触结构CS1第一连接结构CS2第二连接结构D1第一方向D2第二方向GC栅极接触结构H接触开孔S1第一侧S2第二侧Z厚度方向具体实施方式以下提供多个不同的实施例，用以公开本专利技术的不同特征，但不以此为限。熟悉该项技术的人士应可理解以下说明中，当某一组成元件，例如一区域、一层、一部分等类似组成元件，被称为在另一组成元件「上」，可指该组成元件直接设置于该另一组成元件上，或者也可指有其他组成元件介于两者之间。然而，当某一组成元件被称为直接形成在另一组成元件上，则是指这两个组成元件之间并未再有其他组成元件存在。另外，本专利技术所揭露的当某一组成元件「形成」在另一组成元件上时，该组成元件是可以生长(growth)、沉积(deposition)、蚀刻(etch)、连结(attach)、连接(connect)耦接(couple)等方法，或其他方式制备或制造于该组成元件上。另外，本专利技术中所使用的用语如「底部」、「下方」、「上方」、「顶部」等，是用以描述图示中不同组成元件的相对位置。然而，当将附图翻转使其上下颠倒时，前述的「上方」即成为「下方」。由此可知，本专利技术中所使用的相对性描述用语是可依据该元件或设备的方位而定。请参阅图1与图2。图1为本专利技术第一实施例的半导体装置的上视示意图。图2为沿图1中A-A’剖线所绘示的剖视图。如图1与图2所示，本实施例提供一半导体装置101，半导体装置101包括一埋入式绝缘层20、一半导体层30、一栅极结构52、一源极掺杂区32、一漏极掺杂区33、一第一接触结构BC1以及一第二接触结构BC2。半导体层30设置于埋入式绝缘层20的一侧。在一些实施例中，埋入式绝缘层20可于厚度方向Z上具有相对的第一侧S1与第二侧S2，而半导体层30可位于埋入式绝缘层20的第一侧S1。此外，在一些实施例中，埋入式绝缘层20与半导体层30可分别为硅覆绝缘(silicon-on-insulator，SOI)基底中的绝缘层与半导体层，故埋入式绝缘层20可包括一埋入式氧化物绝缘层而半导体层30可包括一含硅半导体层，但并不以此为限。在一些实施例中，也可视需要以其他绝缘材料形成埋入式绝缘层20或/及以其他半导体材料形成半导体层30。当埋入式绝缘层20与半导体层30分别为SOI基底中的绝缘层与半导体层时，埋入式绝缘层20的第一侧S1可被视为一前侧，而埋入式绝缘层20的第二侧S2可被视本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，包括：埋入式绝缘层；半导体层，设置于该埋入式绝缘层的一侧；栅极结构，设置于该半导体层上，其中该半导体层包括体区，设置于该栅极结构与该埋入式绝缘层之间；源极掺杂区以及漏极掺杂区，该源极掺杂区以及该漏极掺杂区分别设置于位于该栅极结构的相对两侧的该半导体层中；第一接触结构，贯穿该埋入式绝缘层并接触该体区，其中至少部分的该第一接触结构于该埋入式绝缘层的厚度方向上与该体区重叠；以及第二接触结构，贯穿该埋入式绝缘层并与该源极掺杂区电连接，其中该体区通过该第一接触结构与该第二接触结构而与该源极掺杂区电连接。

【技术特征摘要】
1.一种半导体装置，其特征在于，包括：埋入式绝缘层；半导体层，设置于该埋入式绝缘层的一侧；栅极结构，设置于该半导体层上，其中该半导体层包括体区，设置于该栅极结构与该埋入式绝缘层之间；源极掺杂区以及漏极掺杂区，该源极掺杂区以及该漏极掺杂区分别设置于位于该栅极结构的相对两侧的该半导体层中；第一接触结构，贯穿该埋入式绝缘层并接触该体区，其中至少部分的该第一接触结构于该埋入式绝缘层的厚度方向上与该体区重叠；以及第二接触结构，贯穿该埋入式绝缘层并与该源极掺杂区电连接，其中该体区通过该第一接触结构与该第二接触结构而与该源极掺杂区电连接。2.如权利要求1所述的半导体装置，其中该体区的一部分于该埋入式绝缘层的该厚度方向上设置于该第一接触结构与该栅极结构之间。3.如权利要求1所述的半导体装置，还包括：第一连接结构，设置于该源极掺杂区上且与该源极掺杂区电连接；以及隔离结构，设置于该埋入式绝缘层上且围绕该半导体层，其中该第二接触结构还贯穿该隔离结构并与该第一连接结构连接，且该第二接触结构通过该第一连接结构而与该源极掺杂区电连接。4.如权利要求3所述的半导体装置，还包括：第二连接结构，设置于该漏极掺杂区上且与该漏极掺杂区电连接；以及第三接触结构，贯穿该埋入式绝缘层以及该隔离结构，用以与该第二连接结构连接，其中该第三接触结构通过该第二连接结构而与该漏极掺杂区电连接。5.如权利要求1所述的半导体装置，其中该埋入式绝缘层于该厚度方向上具有相对的第一侧与第二侧，该半导体层与该栅极结构设置于该埋入式绝缘层的该第一侧，且该半导体装置还包括：导电层，设置于该埋入式绝缘层的该第二侧且与该第一接触结构以及该第二接触结构连接，其中该体区通过该第一接触结构、该导电层以及该第二接触结构而与该源极掺杂区电连接。6.如权利要求1所述的半导体装置，其中该第一接触结构于该埋入式绝缘层的该厚度方向上与该源极掺杂区部分重叠。7.一种半导体装置，其特征在于，包括：埋入式绝缘层；半导体层，设置于该埋入式绝缘层的一侧；栅极结构，设置于该半导体层上，其中该半导体层包括体区，设置于该栅极结构与该埋入式绝缘层之间；源极掺杂区以及漏极掺杂区，该源极掺杂区以及该漏极掺杂区分别设置于位于该栅极结构的相对两侧的该半导体层中；接触开孔，贯穿该埋入式绝缘层并暴露出该体区的一部分以及该源极掺杂区的一部分；硅化物层，设置于该接触开孔中且设置于被该接触开孔暴露出的该体区的该部分以及该源极掺杂区的该部分上，其中该体区通过该硅化物层与该源极掺杂区电连接；第一接触结构，设置于该硅化物层上；以及第二接触结构，贯穿该埋入式绝缘层并与该漏极掺杂区电连接。8.如权利要求7所述的半导体装置，其中该第一接触结构至少部分设置于该接触开孔中。9.如权利要求7所述的半导体装置，还包括：连接结构，设置于该漏极掺杂区上且与该漏极掺杂区电连接；以及隔离结构，设置于该埋入式绝缘层上且围绕该半导体层，其中该第二接触结构还贯穿该隔离结构并与该连接结构连接，且该第二接触结构通过该连接结构而与该漏极掺杂区电连接。10.如权利要求7所述的半导体装置，其中该埋入式绝缘层于该埋入式绝缘层的厚度方向上具有相对的第一侧与第二侧，该半导体层与该栅极结构设置于该埋入式绝缘层的该第一侧，且该半导体装置还包括：绝缘层，设置于该埋入式绝缘层的该第二侧且部分设置于该接触开孔中，其中该第一接触结构贯穿该绝缘层，用以接触该硅化物层，且该第二接触结构更贯穿该绝缘层。11.一种半导体装置的制作方法，其特征在于，包括：提供一半导体层设置于一埋入式绝缘层上；在该半导体层上形成一栅极结构，其中该半导体层包括体区，设置于该栅极结构与该埋入式绝缘层之间；在位于该栅极结构的相对两侧的该半导体层中分别形成一源极...

【专利技术属性】
技术研发人员：马瑞吉，邢溯，温晋炀，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾,71