一种积累型碳化硅功率MOSFET器件制造技术

本发明专利技术涉及半导体功率器件技术领域，尤其涉及碳化硅功率半导体器件，具体为一种积累型碳化硅功率MOSFET器件，具有正向阻断能力，使用积累型电子沟道以及电荷补偿等技术，可以提高沟道载流子(电子)迁移率，降低器件的沟道电阻及漂移区电阻，即可以降低器件的特征电阻，优化器件耐压与比导通电阻间的折衷关系。与传统反型层沟道的器件比较，本发明专利技术器件具有更低的导通电阻和导通压降，因此具有广阔的应用前景。

An Accumulated Silicon Carbide Power MOSFET Device

【技术实现步骤摘要】
一种积累型碳化硅功率MOSFET器件
本专利技术涉及半导体功率器件
，尤其涉及碳化硅功率半导体器件，具体为一种积累型碳化硅功率MOSFET器件。
技术介绍
碳化硅材料与硅材料相比，具有较大的禁带宽度、较高的载流子饱和速率和较大的热导率等优良特性，因此使用碳化硅材料制作的电力电子器件性能远超硅材料。同时，碳化硅材料是唯一可以通过热氧化形成的二氧化硅绝缘层的化合物半导体和宽禁带半导体，这为碳化硅材料制作功率MOSFET(Metaloxidesemiconductorfieldeffecttransistor)器件带来了极大的便利，同时也为碳化硅功率MOSFET器件的发展增添优势。尽管碳化硅器件有诸多优良特性，但是仍有一些不足，一个主要的限制是沟道迁移率与阈值电压的折中，沟道迁移率低、表面陷阱密度高以及更差的表面结构特性，这些都导致了碳化硅功率MOSFET器件的商业化应用变得困难；而使用积累型沟道设计可以获得比反型层沟道设计更好的性能。积累型MOSFET使用积累型沟道代替传统器件中的反型层沟道，对电子导电型器件而言，与传统反型层电子沟道的器件相比，采用积累型电子沟道的器件可以提高沟道载流子(电子)迁移率，降低器件的沟道电阻，即可以降低器件的特征电阻，同时器件阈值电压也会降低。使用积累型碳化硅功率MOSFET器件结构可以更好的在沟道迁移率和阈值电压间折中；与传统反型层电子沟道的器件相比，积累型碳化硅功率MOSFET器件在可接受的阈值电压下其沟道迁移率更高，具有更低的导通电阻和导通压降，因此具有广阔的应用前景。
技术实现思路
本专利技术的目的在于提供一种积累型碳化硅功率MOSFET器件，具有正向阻断能力，使用积累型沟道以及电荷补偿等技术，获得较高的沟道迁移率和较低的导通电阻。为实现上述专利技术目的，本专利技术采用的技术方案如下：一种积累型碳化硅功率MOSFET器件，包括自下而上依次层叠设置的金属化漏极1、N型漂移区3、金属化源极12，其中，所述N型漂移区3的下表面为背面结构，所述背面结构包括：N+漏区2，所述N+漏区2与金属化漏极1的上表面形成欧姆接触；所述N型漂移区3的上表面为正面结构，包括：P型体区4、P型接触区5、N型源区6、第一N型区7、P型埋层8、沟槽9及P型柱区13；所述沟槽9开设于N型漂移区3上表面的一侧，沟槽9内部填充有绝缘层11，且绝缘层11中具有栅电极10，所述栅电极10的下表面深度大于P型体区4的结深；所述P型埋层8位于沟槽9正下方且与沟槽9直接接触；所述P型体区4位于位于N型漂移区3的上方，所述P型接触区5与N型源区6相邻接、且均位于P型体区4的上方，所述P型接触区5与N型源区6的上表面与金属化源极12均形成欧姆接触；所述第一N型区7位于P型体区4和沟槽9之间，其上表面为N型源区6、其下表面与P型体区4的下表面深度相同；所述P型柱区13位于P型体区4的下表面，且P型柱区13的宽度小于或等于P型体区4的宽度，P型柱区13深度小于或等于N型漂移区3的深度。一种积累型碳化硅功率MOSFET器件，包括自下而上依次层叠设置的金属化漏极1、N型漂移区3、金属化源极12，其中，所述N型漂移区3的下表面为背面结构，所述背面结构包括：N+漏区2，所述N+漏区2与金属化漏极1的上表面形成欧姆接触；所述N型漂移区3的上表面为正面结构，包括：P型体区4、P型接触区5、N型源区6、第一N型区7、P型埋层8及沟槽9；所述沟槽9开设于N型漂移区3上表面的一侧，沟槽9内部填充有绝缘层11，且绝缘层11中具有栅电极10，所述栅电极10的下表面深度大于P型体区4的结深；所述P型埋层8位于沟槽9正下方且与沟槽9直接接触；所述金属化源极12为槽形结构，其下表面被依次邻接的P型接触区5、P型体区4、N型源区6包围并直接形成欧姆接触，其中，P型接触区5位于左侧、且下表面与P型体区4处于同一平面，N型源区6位于右侧、且N型源区6与沟槽10直接接触；所述第一N型区7位于P型体区4和沟槽9之间，其上表面为N型源区6、其下表面与P型体区4的下表面深度相同。进一步的，所述正面结构还包括第二N型区14，所述第二N型区14位于第一N型区7的下方、且其掺杂浓度大于第一N区型7和N型漂移区3，以进一步低器件的导通电阻。进一步的，为了进一步降低沟道电阻，上述结构还可以进行如下改进，将源极(S)改为接N型源区6，并与N型源区6形成欧姆接触，并将P型体区4和P型接触区5与电极G2连接，并形成欧姆接触。进一步的，所述正面结构还包括P型柱区13，所述P型柱区13位于P型接触区5与P型体区4的下方，且P型柱区13的宽度小于或等于P型接触区5与P型体区4的总宽度，P型柱区13深度小于或等于N型漂移区3的深度。进一步的，所述绝缘层11中还设置有埋栅电极15，所述埋栅电极15对应于P型埋层8的上方，所述埋栅电极15在结构中与金属化源极12短接并保持相同电位或外接其它电位。一种积累型碳化硅功率MOSFET器件，包括：N型衬底18，所述N型衬底18上设置有N型漂移区3，所述N型漂移区3的右侧设置有P型阱区17，所述N型漂移区3的左侧设置有N型漏区2，所述N型漂移区3的上方设置有P型掺杂区16、且P型掺杂区16与N型漏区2不接触；所述P型阱区17上表面设置有相邻接的P型接触区5和N型源区6，所述P型接触区5和N型源区6上表面设置金属化源极12、且形成欧姆接触；器件表面设有沟槽9，沟槽9内填充有绝缘层11，且绝缘层11中设置有栅电极10；所述沟槽9左表面与P型掺杂区16直接接触、右表面与N型源区6直接接触；所述沟槽9下表面与P型阱区17之间设置有第一N型区7，所述第一N型区7右表面与N型源区6直接接触、左表面与P型阱区17处于同一平面；所述N型漏区2上表面设置有金属化漏极1；所述P型掺杂区16深度不超过沟槽9深度。进一步的，所述N型漂移区3中还设置P型埋层19，所述P型埋层19右表面与P型阱区17直接接触，左表面与P型掺杂区16处于同一平面，下表面与P型阱区17处于同一平面，厚度小于P型阱区17，使得所述N型漂移区3的厚度大于N型区7的厚度。进一步的，所述N型衬底18替换为P型衬底20，并在P型衬底20下表面(器件底部)设置金属化源极12。一种积累型碳化硅功率MOSFET器件，包括：衬底21，所述衬底21上设置有P型阱区17，所述P型阱区17上设置有N型漂移区3；所述N型漂移区3的左侧设置有N型漏区2，所述N型漂移区3的上方设置有P型掺杂区16、且P型掺杂区16与N型漏区2不接触；器件表面设有沟槽9，沟槽9内填充有绝缘层11，且绝缘层11中设置有栅电极10；所述沟槽9左侧与P型掺杂区16直接接触，所述沟槽9右侧设置有N型源区6、且N型源区6下表面与沟槽9位于同一平面，N型源区6右侧邻接有P型接触区5、且P型接触区5下表面与P型阱区17相接触；所述沟槽9及P型接触区5与P型阱区17之间设置有第一N型区7；所述N型漏区2上表面设置有金属化漏极1；所述P型掺杂区16深度不超过沟槽9深度。进一步的，所述P型掺杂区16和/或P型埋层17设置成变掺杂区，从左至右掺杂剂量逐步增加。本专利技术的有益效果为：本专利技术提供一种积累型碳化硅功率MOSFET器件，相较于现有结构，本专利技术能够获得更高的沟道本文档来自技高网...

【技术保护点】
1.一种积累型碳化硅功率MOSFET器件，包括自下而上依次层叠设置的金属化漏极1、N型漂移区3、金属化源极12，其中，所述N型漂移区3的下表面为背面结构，所述背面结构包括：N+漏区2，所述N+漏区2与金属化漏极1的上表面形成欧姆接触；所述N型漂移区3的上表面为正面结构，包括：P型体区4、P型接触区5、N型源区6、第一N型区7、P型埋层8、沟槽9及P型柱区13；所述沟槽9开设于N型漂移区3上表面的一侧，沟槽9内部填充有绝缘层11，且绝缘层11中具有栅电极10，所述栅电极10的下表面深度大于P型体区4的结深；所述P型埋层8位于沟槽9正下方且与沟槽9直接接触；所述P型体区4位于位于N型漂移区3的上方，所述P型接触区5与N型源区6相邻接、且均位于P型体区4的上方，所述P型接触区5与N型源区6的上表面与金属化源极12均形成欧姆接触；所述第一N型区7位于P型体区4和沟槽9之间，其上表面为N型源区6、其下表面与P型体区4的下表面深度相同；所述P型柱区13位于P型体区4的下表面，且P型柱区13的宽度小于或等于P型体区4的宽度，P型柱区13深度小于或等于N型漂移区3的深度。

【技术特征摘要】
1.一种积累型碳化硅功率MOSFET器件，包括自下而上依次层叠设置的金属化漏极1、N型漂移区3、金属化源极12，其中，所述N型漂移区3的下表面为背面结构，所述背面结构包括：N+漏区2，所述N+漏区2与金属化漏极1的上表面形成欧姆接触；所述N型漂移区3的上表面为正面结构，包括：P型体区4、P型接触区5、N型源区6、第一N型区7、P型埋层8、沟槽9及P型柱区13；所述沟槽9开设于N型漂移区3上表面的一侧，沟槽9内部填充有绝缘层11，且绝缘层11中具有栅电极10，所述栅电极10的下表面深度大于P型体区4的结深；所述P型埋层8位于沟槽9正下方且与沟槽9直接接触；所述P型体区4位于位于N型漂移区3的上方，所述P型接触区5与N型源区6相邻接、且均位于P型体区4的上方，所述P型接触区5与N型源区6的上表面与金属化源极12均形成欧姆接触；所述第一N型区7位于P型体区4和沟槽9之间，其上表面为N型源区6、其下表面与P型体区4的下表面深度相同；所述P型柱区13位于P型体区4的下表面，且P型柱区13的宽度小于或等于P型体区4的宽度，P型柱区13深度小于或等于N型漂移区3的深度。2.一种积累型碳化硅功率MOSFET器件，包括自下而上依次层叠设置的金属化漏极1、N型漂移区3、金属化源极12，其中，所述N型漂移区3的下表面为背面结构，所述背面结构包括：N+漏区2，所述N+漏区2与金属化漏极1的上表面形成欧姆接触；所述N型漂移区3的上表面为正面结构，包括：P型体区4、P型接触区5、N型源区6、第一N型区7、P型埋层8及沟槽9；所述沟槽9开设于N型漂移区3上表面的一侧，沟槽9内部填充有绝缘层11，且绝缘层11中具有栅电极10，所述栅电极10的下表面深度大于P型体区4的结深；所述P型埋层8位于沟槽9正下方且与沟槽9直接接触；所述金属化源极12为槽形结构，其下表面被依次邻接的P型接触区5、P型体区4、N型源区6包围并直接形成欧姆接触，其中，P型接触区5位于左侧、且下表面与P型体区4处于同一平面，N型源区6位于右侧、且N型源区6与沟槽10直接接触；所述第一N型区7位于P型体区4和沟槽9之间，其上表面为N型源区6、其下表面与P型体区4的下表面深度相同。3.按权利要求2所述积累型碳化硅功率MOSFET器件，其特征在于，所述正面结构还包括第二N型区14，所述第二N型区14位于第一N型区7的下方、且其掺杂浓度大于第一N区型7和N型漂移区3。4.按权利要求书2所述的积累型碳化硅MOSFET器件，其特征在于，将源极(S)改为接N型源区6，并与N型源区6形成欧姆接触，并将P型体区4和P型接触区5与电极G2连接，并形成欧姆接触。5.按权利要求2所述积累型碳化硅功率MOSFET器件，其特征在于，所述正面结构还包括P型柱区13，所述P型柱区13位于P型接触区5与P型体区4...

【专利技术属性】
技术研发人员：孔谋夫，马洪飞，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51