极化掺杂InN基隧穿场效应晶体管及其制作方法技术

本发明专利技术公开了一种极化掺杂InN基隧穿场效应晶体管，主要解决传统物理掺杂技术引起的随机掺杂波动导致器件性能下降，制作工艺复杂，可靠性低的问题。其自下而上包括：衬底(1)、缓冲层(2)和体区(3)，体区的右上部设有极化反型层(4)，在体区的上部、极化反型层的左侧和上部淀积有介质层(8)，介质层左侧刻蚀有栅台阶(9)，介质层上部自右向左依次淀积有调制板(10)、栅极(11)和隧穿栅(12)，体区两侧刻蚀有下台阶(5)，该台阶的左右侧上部分别设有源极(7)和漏极(6)。本发明专利技术避免了传统物理掺杂技术中的退火工艺，改善了器件的输出电流和亚阈值摆幅并抑制了反向漏电，提高了器件可靠性，可用于低功耗电路系统。

Polarization doped InN-based tunneling field effect transistor and its fabrication method

【技术实现步骤摘要】
极化掺杂InN基隧穿场效应晶体管及其制作方法
本专利技术属于半导体器件
，特别涉及一种隧穿场效应管，可用于低功耗电路系统。技术背景随着工艺进步，不断增大的硅片面积和缩小的晶体管特征尺寸使超大规模集成电路技术得到了飞速发展，由此促使单个晶体管的制造成本逐渐降低和整个芯片的电学特性持续改善。目前，CMOS工艺技术己进入14nm时代，并且还在继续进行缩微，朝着7nm及其以下技术节点不断推进。如今，单个芯片上已可集成数十亿个器件，然而，随着晶体管尺寸缩微进入纳米量级，短沟道效应等问题日益严重，特别是随单位面积上器件数量激增而引起功耗的急剧增大，因此功耗成为集成电路设计的重要限制及不可忽视的因素，参见COLOMBODM，WIRTHGI，FAYOMIC.Designmethodologyusinginversioncoefficientforlow-voltagelow-powerCMOSvoltagereference[C],ProceedingoftheConferenceonIntegratedCircuitsandSystemDesign.SaoPaulo,Brazil,2010:43-48。一方面，高功耗将使芯片内部温度上升，从而增大电路系统的故障率，有研究表明工作温度每升高10℃就会导致系统的失效率提高一倍，而更为严重的是产生的高温有可能烧毁整块芯片，这极大地影响了芯片的可靠性以及稳定性等性能，参见FENGWC.Makingacasefoeefficientsupercomputing[M].NewYork:ACM，2003:54-64；另一方面，芯片的封装与功耗密切相关，高功耗增加了封装和散热的成本，并且高功耗也意味着芯片将耗费更多的电能，降低各种电子设备的持续工作时间及使用寿命。当下，节能减排已成为行业共识，而低功耗技术将使相关电子设备具备一定环保、节能等特点，更为可贵的是采用低功耗技术将使产品性能大幅度提升，有力地增强了其技术优势并提高市场竞争力，故此，低功耗器件成为当今集成电路领域的研发重点，参见陶桂龙，许高博等.隧穿场效应晶体管的研究进展[J].微纳电子技术.2018,Vol.55:707。在纳米电子器件的应用中，对器件低功耗的追求一直是推动场效应晶体管技术创新的催化剂，其中隧穿场效应晶体管TFETs作为一种前途无量的替代器件受到了广泛的关注。与传统金属氧化层半导体场效晶体管MOSFET相比，隧穿场效应晶体管的优势在于亚阈值摆幅可小于60mV/decade，关态泄漏电流更低，且可有效抑制短沟道效应，参见K.K.Young,“Short-channeleffectinfullydepletedSOIMOSFETs,”IEEETrans.ElectronDevices,vol.36,no.2,pp.399–402,Feb.1989。到目前为止，对TFETs的发展已经投入了大量的研究工作，并取得了良好的进展。近年来，由于沟道材料电子有效质量小、带隙适中，基于InN、InGaN等Ⅲ族氮化物材料的隧穿场效应晶体管受到了广泛的研究与关注。与传统的硅基隧穿场效应晶体管相比，基于Ⅲ族氮化物材料的隧穿场效应晶体管的性能有了显著的提高。然而，与传统的硅基隧穿场效应晶体管类似的是，目前大部分基于Ⅲ族氮化物材料的隧穿场效应晶体管仍是基于传统物理掺杂技术。图1为一种传统基于物理掺杂的Ⅲ族氮化物基的隧穿场效应晶体管，包括：体区1、源区2、漏区3、介质层4，在介质层4上部淀积有栅极5、在漏区3上淀积有漏极6、在源区2上淀积有源极7，其中：体区1采用[0001]晶向的InN半导体材料；源区2位于体区1左侧，通过P型掺杂形成，掺杂浓度为1×1018～1×1020cm-3，漏区3位于体区1右侧，通过N型掺杂形成，掺杂浓度为1×1017～1×1019cm-3，介质层4位于体区1上部，其宽度与体区1宽度相同，可由SiO2或SiN或Al2O3或HfO2或TiO2绝缘介质材料构成，其厚度a为1～20nm；栅极5的宽度与介质层4相同。这种结构的器件，由于采用传统物理掺杂技术，会遇到与传统物理掺杂的硅基隧穿场效应晶体管相同的问题，如离子注入工艺固有的高成本和其附带的昂贵的退火技术，以及随机掺杂波动RDFs，引起的器件的性能降低，工艺复杂度增加，器件可靠性降低的问题。
技术实现思路
本专利技术的目的在于针对上述已有技术的不足，提供一种极化掺杂InN基隧穿场效应晶体管及其制作方法，以避免传统物理掺杂技术中随机掺杂波动对器件性能的衰减以及复杂昂贵的退火工艺，减小器件的制作难度，有效改善器件的输出电流和亚阈值摆幅并抑制器件的反向漏电，提高器件的可靠性。为实现上述目的，本专利技术的技术方案是这样实现的：一、器件结构一种极化掺杂InN基隧穿场效应晶体管，包括：体区3、漏极6、源极7、栅极11，特征在于：所述体区3下方依次设有缓冲层2和衬底1，该缓冲层2采用[0001]晶向的非故意掺杂的GaN半导体材料；所述体区3的右上部淀积有极化反型层4，其采用[0001]晶向的非故意掺杂的InxGa1-xN半导体材料，宽度f为10～100nm，极化反型层(4)的厚度h与In组分x近似满足关系式：所述体区3的两侧刻蚀有下台阶5，漏极6位于右侧台阶5的上部，其厚度大于体区3与极化反型层4的厚度之和；源极7位于左侧台阶5的上部，其厚度大于体区3的厚度；所述体区3的上部及极化反型层4的左侧和上部淀积有介质层8；该介质层8的左侧刻蚀有栅台阶9，上部自右向左依次淀积有调制板10和隧穿栅12，栅极11位于调制板10与隧穿栅12之间。作为优选，所述栅极11，其宽度c小于调制板10的宽度，宽度b为6～70nm。作为优选，所述漏极6，其采用金属的功函数要低于淀积栅极11所采用的金属功函数。作为优选，所述源极7，其采用金属的功函数要高于淀积栅极11所采用的金属功函数。作为优选，所述调制板10，其与极化反型层4交叠的宽度小于极化反型层4的宽度f和调制板10的宽度b，且采用金属的功函数高于淀积栅极11所采用的金属功函数。作为优选，所述介质层8，采用SiO2或SiN或Al2O3或HfO2或TiO2绝缘介质材料，其在体区3上部、极化反型层4左侧和极化反型层4上部这些区域的厚度a均相等，且完全填充体区3、极化反型层4、栅极11、调制板10之间的区域，厚度a为1～20nm。作为优选，所述所述栅台阶9，其深度e小于介质层8的厚度a，其宽度d小于调制板10的宽度b和栅极11的宽度c。作为优选，所述隧穿栅12，其宽度与栅台阶9相同，下部位于栅台阶9上面，且厚度大于栅台阶9的深度，且采用金属的功函数小于或等于淀积栅极11所采用的金属功函数，且隧穿栅12、调制板10和栅极11依次电气连接。二、制作方法本专利技术制作源阶梯场板垂直型功率晶体管的方法，包括如下过程：A.在衬底1上外延[0001]晶向的非故意掺杂的GaN半导体材料，形成厚度为500～1000nm的缓冲层2；B.在缓冲层2上外延[0001]晶向的非故意掺杂的InN半导体材料，形成厚度为10～30nm的体区3；C.制作极化反型层4：C1)在体区3上外延[0001]晶向的非故意掺杂的InxGa1-xN半导体材料，其宽度f为10～100nm，极化反型本文档来自技高网...

【技术保护点】
1.一种极化掺杂InN基隧穿场效应晶体管，包括：体区(3)、漏极(6)、源极(7)、栅极(11)，特征在于：所述体区(3)下方依次设有缓冲层(2)和衬底(1)，该缓冲层(2)采用[0001]晶向的非故意掺杂的GaN半导体材料；所述体区(3)的右上部淀积有极化反型层(4)，其采用[0001]晶向的非故意掺杂的InxGa1‑xN半导体材料，宽度f为10～100nm，且极化反型层(4)的厚度h与In组分x近似满足关系式：

【技术特征摘要】
1.一种极化掺杂InN基隧穿场效应晶体管，包括：体区(3)、漏极(6)、源极(7)、栅极(11)，特征在于：所述体区(3)下方依次设有缓冲层(2)和衬底(1)，该缓冲层(2)采用[0001]晶向的非故意掺杂的GaN半导体材料；所述体区(3)的右上部淀积有极化反型层(4)，其采用[0001]晶向的非故意掺杂的InxGa1-xN半导体材料，宽度f为10～100nm，且极化反型层(4)的厚度h与In组分x近似满足关系式：所述体区(3)的两侧刻蚀有下台阶(5)，漏极(6)位于右侧台阶(5)的上部，其厚度大于体区(3)与极化反型层(4)的厚度之和；源极(7)位于左侧台阶(5)的上部，其厚度大于体区(3)的厚度；所述体区(3)的上部及极化反型层(4)的左侧和上部淀积有介质层(8)；该介质层(8)的左侧刻蚀有栅台阶(9)，上部自右向左依次淀积有调制板(10)和隧穿栅(12)，栅极(11)位于调制板(10)与隧穿栅(12)之间。2.根据权利要求1所述的隧穿场效应晶体管，其特征在于，所述栅极(11)，其宽度c小于调制板(10)的宽度b，宽度b为6～70nm。3.根据权利要求1所述的隧穿场效应晶体管，其特征在于，所述漏极(6)，其采用金属的功函数要低于淀积栅极(11)所采用的金属功函数。4.根据权利要求1所述的隧穿场效应晶体管，其特征在于，所述源极(7)，其采用金属的功函数要高于淀积栅极(11)所采用的金属功函数。5.根据权利要求1所述的隧穿场效应晶体管，其特征在于，所述调制板(10)，其与极化反型层(4)交叠的宽度小于极化反型层(4)的宽度f和调制板(10)的宽度b，且采用金属的功函数高于淀积栅极(11)所采用的金属功函数。6.根据权利要求1所述的隧穿场效应晶体管，其特征在于，所述介质层(8)，采用SiO2或SiN或Al2O3或HfO2或TiO2绝缘介质材料，其在体区(3)上部、极化反型层(4)左侧和极化反型层(4)上部这些区域的厚度a均相等，且完全填充体区(3)、极化反型层(4)、栅极(11)、调制板(10)之间的区域，厚度a为1～20nm。7.根据权利要求1所述的隧穿场效应晶体管，其特征在于所述栅台阶(9)，其深度e小于介质层(8)的厚度a，其宽度d小于调制板(10)的宽度b和栅极(11)的宽度c。8.根据权利要求1所述的隧穿场效应晶体管，其特征在于，所述隧穿栅(12)，其宽度与栅台阶(9)相同，下部位于栅台阶(9)上面，且厚度大于栅台阶(9)的深度，且采用金属的功函数小于或等于淀积栅极(11)所采用的金属功函数，且隧穿栅(12)、调制板(10)和栅极(11)依次电气连接。9.根据权利要求1所述的隧穿场效应晶体管，其特征在于：所述衬底(1)，采用蓝宝石、碳化硅、GaN材料；所述体区(3)，采用[0001]晶向的非故意掺杂的InN半导体材料。10.一种制作极化掺杂InN基隧穿场效应晶体管的方法，其特征在于，包括如下步骤：A.在衬底(1)上外延[0001]晶向的非故意掺杂的GaN半导体材料，形成厚...

【专利技术属性】
技术研发人员：王晓飞，孙权，杨翠，
申请(专利权)人：西安交通大学，西安电子科技大学，
类型：发明
国别省市：陕西,61