实现多尺寸电路的低功耗方法技术

本发明专利技术提供了一种实现多尺寸电路的低功耗方法，该方法包括如下步骤：根据厂商提供的原库文件，通过应用程序生成时序延时增加预设值的新库文件；将设计读入应用软件，使用所述新库文件，通过泄露功耗修复技术查找出非关键路径上的单元；根据所述非关键路径上的单元的位置，生成一层栅极尺寸加宽的GDS层，用于制作光罩层。与相关技术相比，本发明专利技术的实现多尺寸电路的低功耗方法设计的电路功耗低且性能好。

Low Power Method for Realizing Multi-Size Circuits

【技术实现步骤摘要】
实现多尺寸电路的低功耗方法
本专利技术属于电路设计
，涉及一种运用于数字电路后端设计的实现多尺寸电路的低功耗方法。
技术介绍
在数字后端设计中，常用的泄露功耗修复技术(leakagerecovery)实现设计。在28纳米工艺下，标准单元库的提供商针对同一功能的逻辑单元通常会提供不同沟道长度的单元，比如UMC28纳米工艺(联华电子28纳米工艺)原库文件提供商提供了c30，c35，c38三种沟道长度的单元。而c30的单元又对应有lvt和svt两种不同阈值的类型，另外c35，c38的单元对应有lvt，svt及hvt三种不同阈值的类型，其中lvt是低阈值的单元，延伸小，驱动能力强，同时泄露功耗修复能力(leakagepower)也最大。相关的泄露功耗修复技术中，设计流程每一级的leakagepower值跳变相对较大，比如有一条路径建立时间裕度(slack)为0.05ns，上一步设计中有一个INVX4C30LVT反相器，如果替换成INVX4C35LVT反相器，则slack会小于0，故不能替换。又或者有一条路径的slack很大，即使上面的单元全部替换成c38hvt的单元，仍然存在不少slack，此时已经没有单元给它继续优化。相关技术中通过UMC28纳米工艺提供了一种方案，栅极尺寸改变技术(polysize技术)，即把晶体管的栅极适当的加宽，同时对单元延时改变很小。以c30沟道长度的为例，经polysize技术处理后沟道长度变成c30plus，但是小于c35。然而，相关的polysize技术中，UMC只提供了这种选项，却没有提供相应的库文件，因此普遍的做法是选择一个模块，这个模块上所有的单元都做polysize技术处理。这样的后果就是关键路径的时序变得更差，甚至导致性能的下降。因此，实有必要提供一种新的实现多尺寸电路的低功耗方法解决上述问题。
技术实现思路
针对以上现有技术的不足，本专利技术提出一种设计的电路功耗低且性能好的基于UMC28工艺实现多尺寸电路的低功耗方法。为了解决上述技术问题，本专利技术提供了一种实现多尺寸电路的低功耗方法，该方法包括如下步骤：步骤S1、根据厂商提供的原库文件，通过应用程序生成时序延时增加预设值的新库文件；步骤S2、将设计读入应用软件，使用所述新库文件，通过泄露功耗修复技术查找出非关键路径上的单元；步骤S3、根据所述非关键路径上的单元的位置，生成一层栅极尺寸加宽的GDS层，用于制作光罩层。优选的，步骤S2中，具体包括如下步骤：步骤S21、将所述设计与所述新库文件作为输入，通过应用软件的泄露功耗修复技术处理后，输出作了栅极尺寸加宽标记的单元的PTECO文件；步骤S22、根据所述PTECO文件，查找出所述非关键路径上的单元。优选的，步骤S22中，利用ICC查找所述非关键路径上的单元。优选的，步骤S3中，具体包括如下步骤：步骤S31、将所述设计与所述PTECO文件作为输入，并根据所述作了栅极尺寸加宽标记的单元查找出所述非关键路径上的单元的所述位置；步骤S32、根据查找到的所述非关键路径上的单元的大小和所述位置生成一层用户自定义层；步骤S33、结合所述用户自定义层写出匹配成所述作了栅极尺寸加宽标记的单元的所述GDS层；步骤S34、根据所述GDS层写出其GDS文件作为输出，用于制作光罩层。优选的，步骤S31中，利用ICC查找出所述非关键路径上的单元的所述位置。优选的，步骤S1中，所述预设值为5％。优选的，所述应用软件为PrimeTime软件。优选的，所述应用程序为Python程序。与相关技术相比，本专利技术的实现多尺寸电路的低功耗方法通过栅极尺寸改变(polysize)技术针对性的作用于电路的非关键路径的单元上，从而使得该非关键路径的单元经栅极尺寸改变技术处理后，降低了泄露功耗(leakagepower)的同时，保持了电路原来的性能不下降，使得功耗与性能平衡，进而实现了电路具有低功耗且性能好的目的。附图说明下面结合附图详细说明本专利技术。通过结合以下附图所作的详细描述，本专利技术的上述或其他方面的内容将变得更清楚和更容易理解。附图中：图1为本专利技术实现多尺寸电路的低功耗方法的流程框图；图2为本专利技术步骤S2的子流程框图；图3为本专利技术步骤S3的子流程框图。具体实施方式下面结合附图详细说明本专利技术的具体实施方式。在此记载的具体实施方式/实施例为本专利技术的特定的具体实施方式，用于说明本专利技术的构思，均是解释性和示例性的，不应解释为对本专利技术实施方式及本专利技术范围的限制。除在此记载的实施例外，本领域技术人员还能够基于本申请权利要求书和说明书所公开的内容采用显而易见的其它技术方案，这些技术方案包括采用对在此记载的实施例的做出任何显而易见的替换和修改的技术方案，都在本专利技术的保护范围之内。请参图1-3所示，本专利技术提供了一种实现多尺寸电路的低功耗方法，本实施方式中以基于UMC28纳米工艺为例进行说明，但本专利技术不限于基于UMC28纳米工艺，还可以基于其它工艺。该方法包括如下步骤：步骤S1、根据厂商提供的原库文件，通过应用程序生成时序延时增加预设值的新库文件。本实施试中，以沟道长度为30的低阈值单元c30lvt为例进行说明，当然，也可为c30svt，c35lvt之类，所述应用程序使用Python程序，所述预设值为5％，则有：根据厂商提供的原库文件(seedlibrary)，通过应用程序Python生成时序延时增加5％的新库文件(pluslibrary)。根据经验，并对比上一优先级单元的原库文件可知，经栅极尺寸改变(polysize)技术处理后的反相器相对于处理之前，延时增加5％，因此，可通过所述应用程序Python，利用所述原库文件，在每个单元的时序延时上增加5％，产生所述新库文件。需要说明的是，时序延时增加的预设值并非限于5％，也可为其它值。步骤S2、将设计读入应用软件，使用所述新库文件，通过泄露功耗修复技术查找出非关键路径上的单元。本实施方式中，所述应用软件使用PrimeTime软件。请结合图2，本步骤具体包括如下步骤：步骤S21、将所述设计与所述新库文件作为输入，通过所述应用软件的泄露功耗修复技术(leakagerecovery)处理后，输出作了栅极尺寸加宽标记的单元(pluscell)的PTECO文件；步骤S22、根据所述PTECO文件，查找出所述非关键路径上的单元。本步骤中，具体利用ICC查找所述非关键路径上的单元。步骤S3、根据所述非关键路径上的单元的位置，生成一层栅极尺寸加宽(polysizeplus)的GDS层，用于制作光罩层。其中，GDS层是一种基于GDSII格式的文件。请结合图3，本步骤具体包括中，具体包括如下步骤：步骤S31、将所述设计与所述PTECO文件作为输入，并根据所述作了栅极尺寸加宽标记的单元(pluscell)查找出所述非关键路径上的单元的所述位置。具体的，利用ICC查找出所述非关键路径上的单元的所述位置。步骤S32、根据查找到的所述非关键路径上的单元的大小和所述位置生成一层用户自定义层(usershape)；步骤S33、结合所述用户自定义层写出匹配成所述作了栅极尺寸加宽标记的单元的所述GDS层；步骤S34、根据所述GDS层写出其GDS文件作为输出，用于制作光罩层。本专利技术的上述方法中，使用UMC的栅极尺寸本文档来自技高网...

【技术保护点】
1.一种实现多尺寸电路的低功耗方法，其特征在于，该方法包括如下步骤：步骤S1、根据厂商提供的原库文件，通过应用程序生成时序延时增加预设值的新库文件；步骤S2、将设计读入应用软件，使用所述新库文件，通过泄露功耗修复技术查找出非关键路径上的单元；步骤S3、根据所述非关键路径上的单元的位置，生成一层栅极尺寸加宽的GDS层，用于制作光罩层。

【技术特征摘要】
1.一种实现多尺寸电路的低功耗方法，其特征在于，该方法包括如下步骤：步骤S1、根据厂商提供的原库文件，通过应用程序生成时序延时增加预设值的新库文件；步骤S2、将设计读入应用软件，使用所述新库文件，通过泄露功耗修复技术查找出非关键路径上的单元；步骤S3、根据所述非关键路径上的单元的位置，生成一层栅极尺寸加宽的GDS层，用于制作光罩层。2.根据权利要求1所述的实现多尺寸电路的低功耗方法，其特征在于，步骤S2中，具体包括如下步骤：步骤S21、将所述设计与所述新库文件作为输入，通过应用软件的泄露功耗修复技术处理后，输出作了栅极尺寸加宽标记的单元的PTECO文件；步骤S22、根据所述PTECO文件，查找出所述非关键路径上的单元。3.根据权利要求2所述的实现多尺寸电路的低功耗方法，其特征在于，步骤S22中，利用ICC查找所述非关键路径上的单元。4.根据权利要求2所述的实现多尺寸电路的低功耗方法，其特征在于，步骤S...

【专利技术属性】
技术研发人员：朱观禄，
申请(专利权)人：熠芯珠海微电子研究院有限公司，
类型：发明
国别省市：广东,44