一种全比较的Lockstep处理器架构制造技术

技术编号:21913875 阅读:35 留言:0更新日期:2019-08-21 12:24
本发明专利技术公开一种全比较的Lockstep处理器架构。该架构包括:总线级别同步的双处理器、处理器总线、挂载有存储器接口、外设接口的局部总线和局部总线接口;局部总线接口通过时序转换实现处理器总线转换为局部总线,以便于局部总线访问内存或者其余外设;其中,同步耦合的内存通过存储器接口访问,耦合的其余外设通过外设接口访问,局部总线由FPGA实现。本发明专利技术保证计算机实时的高概率故障检测和隔离,实现高完整性计算,同时能在主要处理器总线以及内存接口等进行简单的错误恢复,实现该架构下的高可用性计算。

A Comparative Lockstep Processor Architecture

【技术实现步骤摘要】
一种全比较的Lockstep处理器架构
本专利技术属于计算机技术,涉及一种全比较的Lockstep处理器架构。
技术介绍
计算机的高完整性计算以及高故障检测率对于其在安全关键领域的应用具有非常重要的意义,利用高完整性计算能够在实现相同安全性的情况下有效的降低系统的余度。Lockstep技术是一种实现高完整性计算的方法,能够实现总线级别的实时检测故障,防止故障蔓延,保证系统的高完整性。本专利提出的Lockstep架构计算机通过设计双处理器各自独立的内总线的架构,可以实现处理器总线以及设备接口的同步比较监控等,实现无单点计算,并达到高故障检测率。
技术实现思路
专利技术目的:提供一种全比较的Lockstep处理器架构,保证计算机实时的高概率故障检测和隔离,实现高完整性计算,同时能在主要处理器总线以及内存接口等进行简单的错误恢复,实现该架构下的高可用性计算。第一方面,提供一种全比较的Lockstep处理器架构,其特征在于,包括:总线级别同步的双处理器、处理器总线、挂载有存储器接口、外设接口的局部总线和局部总线接口;局部总线接口通过时序转换实现处理器总线转换为局部总线,以便于局部总线访问内存或者其余外设;其中,同步耦合的内存通过存储器接口访问,耦合的其余外设通过外设接口访问,局部总线由FPGA实现;当处理器总线上出现不同步时,处理器总线的控制信号等待以达到同步,实现双处理器的同步运行;当处理器总线上传输地址或者数据不一致时,确定处理器运算或者外设发生错误,触发中断信号,同时向外发送故障指示信号,隔离故障。进一步的,局部总线接口实现处理器总线到局部总线的数据交互,并进行同步比较;双处理器在Lockstep架构下处理器总线相互同步,并转换为各自处理器的局部总线,对局部总线上的控制、地址、数据等信号进行同步比较;其中,当同步比较结果表示比较一致时,双处理器的局部总线进行同步传输,当同步比较结果表示双处理器的局部总线比较不一致时,对外发送中断、错误指示与故障隔离信号,并进行故障处理。进一步的,局部总线接口根据处理器总线本身的奇偶检验位以及同步比较结果进行简单的错误恢复,实现局部总线高完整性的同步比较访问。进一步的,局部总线将处理器总线的数据地址进行传输,并转换为各种外设接口时序,以便于进行外设接口扩展,增加外设设备。进一步的,内存为DDR2器件。进一步的,内存接口实现双处理器各自的局部总线同步访问各自的DDR2,保证处理器以及其余设备通过局部总线同步访问DDR2,并可根据ECC校验DDR2的数据。进一步的,如果仍存在ECC无法纠正的错误,内存接口根据双处理器的同步对比结果对访问数据进行简单的错误恢复,内存接口保证局部总线对DDR2的读写数据一致,并在发生简单错误时将将正确的数据写入DDR2或者读出,如果存在不可恢复的错误,内存接口能够发送中断、错误指示与故障隔离信号。进一步的,处理器是Lockstep处理器,处理器总线是Lockstep处理器总线。有益效果:本架构采用同步双处理器的总线,并对总线周期事物进行同步比较,在访问的地址数据等一致时对处理器各自的外设进行同步访问,如果访问的地址数据不一致时可以根据总线额外信息进行简单的错误恢复,如果错误不可恢复则认为发生故障,能实时高概率的检测和隔离处理器故障,保证了计算机数据处理的高完整性;本设计将总线信号同步比较之后通过各自的局部总线进行访问外设,并可简单的错误恢复,可以实现在该架构下无单点故障,极大的实现的高完整计算的要求,同时,该架构扩展简单、局限性小,可广泛应用在抗恶劣环境等需要高完整性计算的场景。附图说明图1为本专利技术提供的Lockstep处理器架构框图;图2为本专利技术提供的Lockstep处理器内总线接口功能框图;图3为本专利技术提供的Lockstep处理器局部总线功能框图;图4为本专利技术提供的Lockstep模块内存接口功能框图。具体实施方式方案的核心部分是设计处理器总线的同步比较以及局部总线同步比较之后访问内存接口等资源,其余部分可采用通用器件、电路实现。本设计的Lockstep架构通过相同FPGA逻辑对两个节点处理器所有总线周期操作事务以及内存操作进行同步、实时比较与故障检测。实施例一本Lockstep计算机架构组成如附图1所示,核心部分的Lockstep架构,其余主要包括以下部分:(1)处理器具有处理器总线接口的处理器。如:PowerPC603e、PowerPC74xx等系列处理器。(2)处理器内总线接口实现处理器总线-局部总线时序转换,以及在处理器总线上进行同步,在局部总线上实现同步比较功能,并可根据处理器总线的奇偶校验位实现简单的错误恢复。该接口能够保证两个处理器总线上的地址数据保证同步、一致,实现处理器正常的访问外设,并保证访问的正确性。(3)局部总线由FPGA逻辑实现,可自定义在系统上访问外设的数据、地址、使能、读写等信号,本架构中双处理器可同步访问各自独立的局部总线结构,同时可以在局部总线上增加各种外围设备,以扩展系统的资源。(4)DDR2SDRAM存储器接口通过FPGA中的内存接口实现局部总线对同步DDR2的访问,并可以根据访问的ECC以及双处理器同步比较的结果进行简单的错误恢复。保证双DDR2中对读写数据一致。实施例二1Lockstep计算机硬件结构本专利设计的总体框图如图1所示,Lockstep处理器架构主要通过同步比较处理器总线,并在局部总线上访问其余外设。其优点在于扩展方便,外设访问简单。双处理器通过处理器总线接口同步访问各自的局部总线,并同步比较本节点与另一个节点的总线周期事物,在各自的局部总线上保证两个处理器同步运行,并且其数据一致。在局部总线上通过内存接口能够同步访问独立的DDR2内存,保证两个DDR2同步传输数据,且读写数据的一致。并可根据访问DDR2的ECC以及同步比较结果进行简单的错误恢复,实现简单的高可用性。2Lockstep处理器内总线接口Lockstep处理器内总线接口功能框图如附图2所示,实现两个处理器总线周期操作事务同步、实时比较、故障指示功能,并将处理器总线通过内总线接口转换为局部总线,保证处理器能够正常访问外设资源,其功能框图如图2所示。以CPU0为本节点,CPU1为另一个节点为例,CPU0的本节点处理器总线与CPU1的另一节点处理器总线在FPGA0中进行同步,保证两条处理器总线上的时序完全一致,同时发送地址、数据、控制等信号。同时保存处理器地址总线以及数据总线的奇偶校验位。之后Lockstep内总线接口将处理器总线地址数据控制信号转换为局部总线的时序,并比较本节点与另一个节点的局部总线上需要访问的地址、数据、控制信号是否一致。如果均一致将其地址、数据、控制信号发送给局部总线,并继续进行访问外设的操作。如果比较结果不一致,将进一步根据保存的处理器总线上奇偶校验位结果进行一次错误恢复,采用本节点或者另一节点的局部总线进行数据传输,如果确实无法判别错误源,将检测到的错误通过故障检测向外同步的发送中断,进行故障隔离。其进行错误恢复的判别如下表1所示:表1与之对应,另一节点的操作与此相同,可以实现双处理器总线的高完整性传输,不存在单点故障。Lockstep局部总线接口如图3所示,Lockstep处理器总线通过内总线接口的同步本文档来自技高网...

【技术保护点】
1.一种全比较的Lockstep处理器架构,其特征在于,包括:总线级别同步的双处理器、处理器总线、挂载有存储器接口、外设接口的局部总线和局部总线接口;局部总线接口通过时序转换实现处理器总线转换为局部总线,以便于局部总线访问内存或者其余外设;其中,同步耦合的内存通过存储器接口访问,耦合的其余外设通过外设接口访问,局部总线由FPGA实现;当处理器总线上出现不同步时,处理器总线的控制信号等待以达到同步,实现双处理器的同步运行;当处理器总线上传输地址或者数据不一致时,确定处理器运算或者外设发生错误,触发中断信号,同时向外发送故障指示信号,隔离故障。

【技术特征摘要】
1.一种全比较的Lockstep处理器架构,其特征在于,包括:总线级别同步的双处理器、处理器总线、挂载有存储器接口、外设接口的局部总线和局部总线接口;局部总线接口通过时序转换实现处理器总线转换为局部总线,以便于局部总线访问内存或者其余外设;其中,同步耦合的内存通过存储器接口访问,耦合的其余外设通过外设接口访问,局部总线由FPGA实现;当处理器总线上出现不同步时,处理器总线的控制信号等待以达到同步,实现双处理器的同步运行;当处理器总线上传输地址或者数据不一致时,确定处理器运算或者外设发生错误,触发中断信号,同时向外发送故障指示信号,隔离故障。2.根据权利要求1所述的Lockstep处理器架构,其特征在于,局部总线接口实现处理器总线到局部总线的数据交互,并进行同步比较;双处理器在Lockstep架构下处理器总线相互同步,并转换为各自处理器的局部总线,对局部总线上的控制、地址、数据等信号进行同步比较;其中,当同步比较结果表示比较一致时,双处理器的局部总线进行同步传输,当同步比较结果表示双处理器的局部总线比较不一致时,对外发送中断、错误指示与故障隔离信号,并进行故障处理。3.根据权利要求2所述的Lockstep处理器架构,其特征在于,局部...

【专利技术属性】
技术研发人员:周啸马小博段小虎程俊强刘帅袁迹
申请(专利权)人:中国航空工业集团公司西安航空计算技术研究所
类型:发明
国别省市:陕西,61

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1