一种芯片验证系统及方法技术方案

本发明专利技术公开了一种芯片验证方法，该方法包括如下步骤：步骤S1，系统初始化；步骤S2，对所述测试主界面输入的模块命令进行扫描；步骤S3，判断所述测试主界面是否输入的模块命令，若是，则执行步骤S4；步骤S4，识别所述模块命令并选中所述测试功能模块中对应的功能；步骤S5，识别所述测试功能模块输入的测试用例命令，并选中所述测试用例模块中对应的用例选项；步骤S6，跳转至所述测试用例模块被选中的用例选项，借由该用例选项对芯片的相应功能进行验证。本发明专利技术相比现有技术而言能够规范管理验证FW，能有效降低芯片验证的复杂度，可有效提高芯片验证效率。

A Chip Verification System and Method

【技术实现步骤摘要】
一种芯片验证系统及方法
本专利技术涉及芯片技术，尤其涉及一种芯片验证系统及方法。
技术介绍
当前，在瞬息万变的科技时代，随着科技的高速发展，各个行业间的竞争压力也越来越大。各种压力迫使人们想方设法提高技术更新的速度。芯片更新换代的速度在一定程度体现了科技的更新速度。芯片设计需要强大的研发团队支持，芯片设计时间长、成本高。通常芯片设计需要芯片的AE(应用工程师，下文通称AE)编写相应的FW(固件/应用程序，下文通称FW)验证芯片设计的每一个数字功能与设计是否相符。通常情况下，测试每个模块的每个功能都需要编写一个相应的FW，实现相应的模块功能的功能验证。但是如果芯片复杂，例如芯片有6个模块每个模块8个功能需要验证，那么AE至少需要更新48(6乘8)个FW完成一次验证过程。如果需要回归验证和稳定性验证，那么需要更新FW的次数和FW的维护管理那就更复杂了。可见通常芯片验证方式较为复杂、容易错乱而又耗时间。如何提高芯片验证效率，有效的压缩芯片设计时间成为现有技术中亟待解决的问题。现有技术中的芯片验证，测试每个模块的每个功能都需要写一个相应的FW，以实现与模块功能测试相符合的功能验证。如果芯片复杂，例如6个模块每个模块8个功能需要验证，那么AE至少需要更新48(6乘8)个FW完成一次验证过程。如果需要回归验证和稳定性验证，那么更新FW的次数和FW的维护管理那就更复杂了。可见通常芯片验证方式较为复杂、容易错乱而又耗时间。现有技术的缺陷主要体现在如下几个方面：首先，增加UART(通用非同步收发传输器)串口通信功能模块，验证测试信息可以实时输入输出，方便芯片验证测试信息的交互，但需要占用两个GPIO(输入输出端口)和一个timer(定时器)，增加了芯片验证前期调试的复杂度，给对UART功能模块不熟悉的AE增加了一定的工作量。其次，增加模块化的菜单界面的FW架构，给验证者提供菜单式界面化验证信息，验证AE可以直观明确的了解验证信息和切换各个验证功能模块，方便芯片验证测试信息的交互和管理，在一定程度上降低验证复杂度和优化验证效率，但是会占用一定的FW空间，在一定程度上限制了AE的FW空间的使用。
技术实现思路
本专利技术要解决的技术问题在于，针对现有技术的不足，提供一种能够规范管理验证FW、能有效降低芯片验证的复杂度、可提高芯片验证效率的芯片验证系统及方法。为解决上述技术问题，本专利技术采用如下技术方案。一种芯片验证系统，其包括有测试主界面、测试功能模块和测试用例模块，其中：所述测试主界面用于输入预设的模块命令来选择所述测试功能模块中的相应功能；所述测试功能模块用于输入相应的测试用例命令来选择所述测试用例模块中需要测试的用例选项；所述测试用例模块用于对芯片的相应功能进行验证。一种芯片验证方法，该方法包括如下步骤：步骤S1，系统初始化；步骤S2，对所述测试主界面输入的模块命令进行扫描；步骤S3，判断所述测试主界面是否输入的模块命令，若是，则执行步骤S4；步骤S4，识别所述模块命令并选中所述测试功能模块中对应的功能；步骤S5，识别所述测试功能模块输入的测试用例命令，并选中所述测试用例模块中对应的用例选项；步骤S6，跳转至所述测试用例模块被选中的用例选项，借由该用例选项对芯片的相应功能进行验证。优选地，还包括有：步骤S7，验证完成后，打印验证结果。优选地，所述步骤S1中，所述初始化步骤包括：初始化UARTtimer配置步骤。优选地，所述步骤S3中，若未检测到所述测试主界面输入的模块命令，则检测是否有帮助命令，若是则返回至步骤S2，若否，则继续执行步骤S3，并且定时检测所述测试主界面输入的模块命令。优选地，所述步骤S4中，判断所述测试功能模块是否检测到所述模块命令，若是，则执行步骤S5，若否，则返回至步骤S3。优选地，所述步骤S5中，判断所述测试用例模块是否检测到所述测试用例命令，若是，则执行步骤S6，若否，则返回至步骤S3。本专利技术公开的芯片验证系统及方法中，当系统进行初始化完成后，对所述测试主界面输入的模块命令进行扫描，当检测到所述测试主界面有模块命令输入时，识别所述模块命令并选中所述测试功能模块中对应的功能，之后识别所述测试功能模块输入的测试用例命令，选中所述测试用例模块中对应的用例选项，然后跳转至所述测试用例模块被选中的用例选项，最后利用该用例选项对芯片的相应功能进行验证。基于上述过程，使得本专利技术相比现有技术而言能够规范管理验证FW，能有效降低芯片验证的复杂度，可有效提高芯片验证效率。附图说明图1为本专利技术芯片验证系统的组成框图；图2为本专利技术芯片验证方法的流程图；图3为本专利技术优选实施例中主界面菜单输出样例界面截图；图4为本专利技术优选实施例中cgu模块测试选择操作界面截图；图5为本专利技术优选实施例中cgu01测试功能用例操作界面截图；图6为本专利技术优选实施例中cgu02测试功能用例操作界面截图；图7为本专利技术优选实施例中发送help命令操作界面截图。具体实施方式下面结合附图和实施例对本专利技术作更加详细的描述。本专利技术公开了一种芯片验证系统，请参见图1，其包括有测试主界面1、测试功能模块2和测试用例模块3，其中：所述测试主界面1用于输入预设的模块命令来选择所述测试功能模块2中的相应功能；所述测试功能模块2用于输入相应的测试用例命令来选择所述测试用例模块3中需要测试的用例选项；所述测试用例模块3用于对芯片的相应功能进行验证。上述系统中，当系统进行初始化完成后，对所述测试主界面1输入的模块命令进行扫描，当检测到所述测试主界面1有模块命令输入时，识别所述模块命令并选中所述测试功能模块2中对应的功能，之后识别所述测试功能模块2输入的测试用例命令，选中所述测试用例模块3中对应的用例选项，然后跳转至所述测试用例模块3被选中的用例选项，最后利用该用例选项对芯片的相应功能进行验证。基于上述过程，使得本专利技术相比现有技术而言能够规范管理验证FW，能有效降低芯片验证的复杂度，可有效提高芯片验证效率。在本专利技术的优选实施例中，芯片验证系统框图分为三部分：测试主界面、测试模块功能和测试用例。测试主界面和测试模块功能的FW模块是实现芯片验证的主系统框架，主要提供验证人员选择测试模块和模块功能；测试用例的FW模块是芯片验证的具体实例，实现芯片相关模块功能的验证。芯片验证FW移植时，在本专利技术验证系统基础上，更新UART串口通信交互模块接口和timer驱动等，实现基本的UART串口通信的发送和接收功能，如果设计硬件不支持UART通信，可以用两个GPIO端口采用软件模拟UART通信协议方式实现UART串口通信功能，两个GPIO端口其中一个需要支持下降沿中断功能，另一个需要支持输出功能；然后把测试用例下的功能测试项更新为与实际芯片相对应的测试代码，有需要也可以按需要增/减模块和测试用例，有需要还可以适当的更新输出的显示信息，便可以完成芯片验证所需要的FW移植和编写。本专利技术验证系统架构支持AE验证前期提前准备验证模块代码，而且可以分模块逐项完成测试FW的编写工作。测试时测试信息实时更新，方便测试AE实时了解测试信息，测试完成某项功能模块后，通过命令实现其他功能项测试，一个FW实现所有测试项的测试，简化了复杂的测试逻辑。本专利技术的优选实施例中，增加了UART功能模块和模块化菜单界面的验证方本文档来自技高网...

【技术保护点】
1.一种芯片验证系统，其特征在于，包括有测试主界面(1)、测试功能模块(2)和测试用例模块(3)，其中：所述测试主界面(1)用于输入预设的模块命令来选择所述测试功能模块(2)中的相应功能；所述测试功能模块(2)用于输入相应的测试用例命令来选择所述测试用例模块(3)中需要测试的用例选项；所述测试用例模块(3)用于对芯片的相应功能进行验证。

【技术特征摘要】
1.一种芯片验证系统，其特征在于，包括有测试主界面(1)、测试功能模块(2)和测试用例模块(3)，其中：所述测试主界面(1)用于输入预设的模块命令来选择所述测试功能模块(2)中的相应功能；所述测试功能模块(2)用于输入相应的测试用例命令来选择所述测试用例模块(3)中需要测试的用例选项；所述测试用例模块(3)用于对芯片的相应功能进行验证。2.一种芯片验证方法，其特征在于，该方法包括如下步骤：步骤S1，系统初始化；步骤S2，对所述测试主界面(1)输入的模块命令进行扫描；步骤S3，判断所述测试主界面(1)是否输入的模块命令，若是，则执行步骤S4；步骤S4，识别所述模块命令并选中所述测试功能模块(2)中对应的功能；步骤S5，识别所述测试功能模块(2)输入的测试用例命令，并选中所述测试用例模块(3)中对应的用例选项；步骤S6，跳转至所述测试用例模块(3)被选中的用例选项，借由该用例选项对...

【专利技术属性】
技术研发人员：陈荣，
申请(专利权)人：深圳贝特莱电子科技股份有限公司，
类型：发明
国别省市：广东,44