逻辑控制电路制造技术

技术编号:21898598 阅读:20 留言:0更新日期:2019-08-17 18:16
本公开涉及一种逻辑电路控制电路,其包含第一反相器及限压器。所述第一反相器连接到第一输入电压。所述第一反相器包含第一晶体管,所述第一晶体管具有第一端及第二端。所述第一晶体管的所述第二端连接到接地。所述限压器包含第二晶体管。所述第二晶体管具有连接到接地的栅极、连接到所述第一晶体管的所述第一端的源极和连接到第二输入电压的漏极。

Logic Control Circuit

【技术实现步骤摘要】
逻辑控制电路
本公开涉及一种逻辑控制电路且涉及一种用于功率放大器的逻辑控制电路。
技术介绍
功率放大器为可放大待传输的信号的无线收发器中的电路。功率放大器可通过从逻辑控制电路所接收的信号的逻辑电平而接通/断开。当功率放大器用于移动装置(例如蜂窝电话、平板电脑或笔记型电脑)时,可能需要使得功率放大器和控制电路的功率消耗相对较低。减少功率放大器的晶体管的泄漏电流可减少功率放大器的功率消耗。然而,使用相对大的电阻器(例如,1兆欧姆(M欧姆)或更大电阻器)来减少泄漏电流可增加裸片/芯片面积。
技术实现思路
根据本公开的一方面,逻辑控制电路包含第一反相器和限压器。第一反相器连接到第一输入电压。第一反相器包含第一晶体管,所述第一晶体管具有第一端和第二端。第一晶体管的第二端连接到接地。限压器包含第二晶体管。第二晶体管具有连接到接地的栅极、连接到第一晶体管的第一端的源极和连接到第二输入电压的漏极。根据本公开的另一方面,功率放大器模块包含逻辑控制电路和放大器电路。逻辑控制电路包含第一反相器和限压器。第一反相器连接到第一输入电压。第一反相器包含第一晶体管,所述第一晶体管具有第一端和第二端。第一晶体管的第二端连接到接地。限压器包含第二晶体管。第二晶体管具有连接到接地的栅极、连接到第一晶体管的第一端的源极和连接到第二输入电压的漏极。放大器电路被配置成从逻辑控制电路接收信号。根据本公开的另一方面,移动装置包含壳体、安置于所述壳体内的逻辑控制电路和安置于所述壳体内的放大器电路。逻辑控制电路包含第一反相器和限压器。第一反相器连接到第一输入电压。第一反相器包含第一晶体管,所述第一晶体管具有第一端和第二端。第一晶体管的第二端连接到接地。限压器包含第二晶体管。第二晶体管具有连接到接地的栅极、连接到第一晶体管的第一端的源极和连接到第二输入电压的漏极。放大器电路被配置成从逻辑控制电路接收信号。附图说明图1A为说明根据本公开的一些实施例的逻辑控制电路的示意图。图1B为说明根据本公开的一些实施例的逻辑控制电路的示意图。图2A为说明根据本公开的一些实施例的逻辑控制电路的示意图。图2B为说明根据本公开的一些实施例的逻辑控制电路的示意图。图3A为说明根据本公开的一些实施例的逻辑控制电路的示意图。图3B、图3C、图3D和图3E说明根据本公开的一些实施例的图3A中的逻辑控制电路的仿真结果。图4为说明根据本公开的一些实施例的逻辑控制电路的示意图。图5说明根据本公开的一些实施例的移动装置的框图。贯穿图式及详细描述使用共同参考标号来指示相同或相似元件。根据以下结合附图作出的具体实施方式可容易地理解本公开。具体实施方式虽然特别参考便携式收发器来描述,但是用于偏置砷化镓(GaAs)功率放大器的电路和方法(也被称作GaAs偏置电路)可在其中任何需要提供偏置电流和电压的GaAs装置中实施。此外,可使用集成的双极场效应晶体管(BIFET)工艺或集成异质结双极晶体管(HBT)与假晶高电子迁移率晶体管(pHEMT)(BiHEMT)工艺,利用场效应晶体管的较低接通电压来制造如下描述的电路。此外,在特定实施例中,下文所描述的晶体管包含使用被称作BIFET工艺的工艺所制造的双极结晶体管(被称作BJT),其包含异质结双极结晶体管(被称作HBT)和场效应晶体管(被称作FET)或假晶高电子迁移率晶体管(被称作pHEMT)。如本文中所使用,提及连接到另一晶体管或其它电路组件的栅极、源极、漏极或其它组件的晶体管或其它电路组件的栅极、源极、漏极或其它组件是指直接连接,或是指用安置于其间的另一电路组件(例如,晶体管)来连接。图1A为说明根据本公开的一些实施例的逻辑控制电路100的示意图。逻辑控制电路100包含电压极限电路110(或限压器)和反相器120。电压极限电路110包含晶体管T11,其具有连接到输入电压V11的漏极、连接到接地的栅极和连接到反相器120的源极。在一些实施例中,晶体管T11为耗尽模式(D-模式)pHEMT,且因此晶体管T11可将反相器120(例如,反相器120的晶体管T12的基极)的输入的电压限制在预定电压。举例来说,如果晶体管T11的夹断电压为约1V,那么可将反相器120的输入的电压限制在约1V。另外,电压极限电路110可被配置成将提供给反相器120的输入的电流I12限制在少于约0.1微安(μA)(例如,少于约0.095μA、少于约0.090μA或少于约0.085μA),其可限制逻辑控制电路100的输入电流。反相器120包含晶体管T12和晶体管T13和T14。在一些实施例中,晶体管T12和T13为BJT且晶体管T14为D-模式pHEMT。在一些实施例中,使设计规范而定,晶体管T12为HBT或pHEMT。晶体管T12具有连接到电压极限电路110的晶体管T11的源极、连接到接地的发射极和连接到晶体管T13的发射极的集电极和晶体管T14的栅极。晶体管T13具有连接到晶体管T14的源极的基极和集电极二个。在一些实施例中,晶体管T13可用作二极管。晶体管T14具有连接到电源(或输入电压)V12(或电力供应器)的漏极。在一些实施方案中,晶体管T12可由增强型模式(E-模式)FET或pHEMT替换。然而,E-模式EFT的噪声容限相对较低(约0.3V),其可不利地影响反相器的功能。如图1A所展示,由于HBT的噪声容限相对较高(约1.1V),反相器120可通过将HBT(例如,晶体管T12)用作反相器120的输入而承受相对较高量的噪声。在一些实施例中,晶体管T13和T14可充当有源负载和电流限幅器,以减少反相器120的电流I11。在一些实施例中,反相器120的电流I11为约0.7μA。在一些实施方案中,晶体管T13和T14可由较大电阻器(例如,约1M欧姆)替换。然而,这种较大电阻器可占用芯片/裸片的较大面积,这可妨碍芯片/裸片的小型化。通过使用晶体管T13和T14来替换较大电阻器,可减小芯片/裸片的总面积。图1B为说明根据本公开的一些实施例的逻辑控制电路100'的示意图。图1B中的逻辑控制电路100'类似于图1A中的逻辑控制电路100,除图1B中的反相器120'的晶体管T15为用于图1A中的反相器120的HBTT12的位置中的E-模式pHEMT以外。图2A为说明根据本公开的一些实施例的逻辑控制电路200的示意图。图2A中的逻辑控制电路200类似于图1A中的逻辑控制电路100,除逻辑控制电路200的电压极限电路210包含两个晶体管T11和T21以外。晶体管T21包含连接到输入电压V11的漏极、连接到接地的栅极和连接到晶体管T11的漏极的源极。晶体管T11的栅极连接到接地且晶体管T11的源极连接到反相器120(例如,连接到晶体管T12的基极)。相较于图1A中的电压极限电路110,使用如图2A所展示串联连接的两个晶体管可进一步限制提供给反相器120的输入的电流,其可减少反相器120的输入电流。在一些实施例中,视设计规范而定,电压极限电路210可包含串联连接的多于两个晶体管。图2B为说明根据本公开的一些实施例的逻辑控制电路200'的示意图。图2B中的逻辑控制电路200'类似于图2A中的逻辑控制电路200,除逻辑控制电路200的反相器220进一步包含晶体管T22以外。晶体管T22的漏极连接到本文档来自技高网...

【技术保护点】
1.一种逻辑控制电路,其包括:第一反相器,其连接到第一输入电压,所述第一反相器包括第一晶体管,所述第一晶体管包括第一端和第二端,所述第一晶体管的所述第二端连接到接地;和限压器,其包括第二晶体管,所述第二晶体管包括连接到接地的栅极、连接到所述第一晶体管的所述第一端的源极和连接到第二输入电压的漏极。

【技术特征摘要】
2018.02.02 US 15/887,6091.一种逻辑控制电路,其包括:第一反相器,其连接到第一输入电压,所述第一反相器包括第一晶体管,所述第一晶体管包括第一端和第二端,所述第一晶体管的所述第二端连接到接地;和限压器,其包括第二晶体管,所述第二晶体管包括连接到接地的栅极、连接到所述第一晶体管的所述第一端的源极和连接到第二输入电压的漏极。2.根据权利要求1所述的逻辑控制电路,其中所述第一晶体管的所述第一端为栅极且所述第一晶体管的所述第二端为源极。3.根据权利要求1所述的逻辑控制电路,其中所述第一晶体管为双极晶体管,且所述第一晶体管的所述第一端为基极且所述第一晶体管的所述第二端为发射极。4.根据权利要求3所述的逻辑控制电路,其中所述限压器进一步包括在所述第二晶体管与所述第二输入电压之间的第三晶体管,且所述第三晶体管包括连接到接地的栅极、连接到所述第二晶体管的所述漏极的源极和连接到所述第二输入电压的漏极。5.根据权利要求3所述的逻辑控制电路,其中所述第一晶体管包括第三端;所述第一反相器进一步包括电流限幅器,所述电流限幅器包括第三晶体管和第四晶体管;所述第三晶体管的发射极连接到所述第一晶体管的所述第三端和所述第四晶体管的栅极;且所述第三晶体管的集电极和基极连接到所述第四晶体管的源极。6.根据权利要求5所述的逻辑控制电路,其中所述电流限幅器进一步包括第五晶体管;所述第五晶体管的源极连接到所述第四晶体管的漏极;所述第五晶体管的栅极连接到所述第四晶体管的所述栅极;且所述第五晶体管的漏极连接到所述第一输入电压。7.根据权利要求3所述的逻辑控制电路,其进一步包括第二反相器,所述第二反相器包括第三晶体管,其中所述第三晶体管的基极连接到所述第一反相器的所述第一晶体管的集电极。8.根据权利要求7所述的逻辑控制电路,其中所述第二反相器进一步包括电流限幅器,所述电流限幅器包括第四晶体管和第五晶体管;所述第四晶体管的发射极连接到所述第三晶体管的集电极和所述第五晶体管的栅极;且所述第四晶体管的集电极和基极连接到所述第五晶体管的源极。9.根据权利要求8所述的逻辑控制电路,其中所述电流限幅器进一步包括第六晶体管;所述第六晶体管的源极连接到所述第五晶体管的漏极;所述第六晶体管的栅极连接到所述第五晶体管的所述栅极;且所述第六晶体管的漏极连接到所述第一输入电压。10.根据权利要求1所述的逻辑控制电路,其中所述第一晶体管为异质结双极晶体管(HBT)。11.根据权利要求1所述的逻辑控制电路,其中所述第一晶体管为假晶高电子迁移率晶体管(pHEMT)。12.一种功率放大器模块,其包括:逻辑控制电路,其包括:第一反相器,其连...

【专利技术属性】
技术研发人员:丁兆明
申请(专利权)人:日月光半导体制造股份有限公司
类型:发明
国别省市:中国台湾,71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1