一种偶长线性相位有限冲击响应数字滤波器制造技术

本发明专利技术公开了一种偶长线性相位有限冲击响应(FIR)数字滤波器。该滤波器包括前置加法模块，用于将采样后的输入数据按一定的规则进行分组并累加；系数乘法模块，用于将预先处理的滤波器抽头系数和前置加法模块的输出数据相乘；后置加法模块，用于将系数乘法模块的输出数据变换成传统FIR滤波器的输出结果；输出模块，用于输出并行数据。本发明专利技术的滤波器利用了对称系数的固有特性，与现有的快速FIR算法(FFA)快速并行FIR滤波器结构相比，可以减少子滤波器段中的乘法器数量，从而大大节省硬件成本。

A Digital Filter with Even-Length Linear Phase Finite Impulse Response

【技术实现步骤摘要】
一种偶长线性相位有限冲击响应数字滤波器
本专利技术涉及集成电路及通信
，特别涉及一种基于快速FIR算法的偶长线性相位有限冲击响应数字滤波器的结构。
技术介绍
随着多媒体应用的爆炸性增长，对高性能、低功耗数字信号处理(DSP)的需求越来越高。有限脉冲响应(FIR)数字滤波器是数字信号处理系统中应用最广泛的基本器件之一，其应用范围从无线通信到视频和图像处理。有些应用需要FIR滤波器在高频率下工作，而有些其他应用需要低功耗电路提高吞吐量。此外，当需要窄的过渡带特性时，FIR滤波器的高阶是不可避免的。并行处理和流水线处理是DSP应用中的两种技术，两者都可以用来降低功耗。流水线以增加寄存器数量和系统延迟为代价，通过沿数据路径插入流水线寄存器缩短关键路径。而并行处理以增加面积为代价，通过复制硬件提高采样率，从而可以并行处理多个输入，同时生成多个输出。这两种技术都可以通过降低电源电压来降低功耗，而采样速度不会增加。在现有的快速FIR算法(FFA)中使用大约2L-1个子滤波器块来实现一个L并行滤波器，对于长度为N的滤波器，每个子滤波器块长度为N/L。FFA结构成功地打破了并行FIR滤波器硬件实现成本随块大小线性增加的限制，它将所需的乘数从L×N减少到(2N-N/L)，并使用快速线性卷积来开发小尺寸的滤波结构，然后将长卷积分解为几个短卷积，即通过小尺寸滤波结构的迭代可以构造更大的块尺寸滤波结构。在实际的滤波器设计中，线性相位可以通过对称系数来实现，因此在多数情况下，滤波器的系数具有对称的特性。
技术实现思路
为了利用滤波器的对称性，本专利技术的目的是提供一种基于快速FIR算法的偶长线性相位有限冲击响应数字滤波器的结构，通过多相分解来获得尽可能多的包含对称系数的子滤波器块。本专利技术采用的技术方案如下：一种偶长线性相位有限冲击响应数字滤波器，包括：前置加法模块，用于将采样后的输入数据按相应的并行度进行分组并累加；系数乘法模块，用于将预先处理的滤波器抽头系数和前置加法模块的输出数据相乘；后置加法模块，用于将系数乘法模块的输出数据变换成与输入数据相对应的输出结果；输出模块，用于输出并行数据。所述系数乘法模块包括多个系数乘法器：当为偶数时，系数乘法器的个数为个；当为奇数时，系数乘法器的个数为个；其中Li表示并行度，N表示滤波器阶数，r表示使用快速FIR滤波器的数量，Mi代表第i个快速FIR滤波器中的子滤波器数量，S指子滤波器中的对称系数个数；所述系数乘法器用于将分组累加后的采样数据和预先分组处理过的抽头系数一一对应相乘。所述前置加法模块和后置加法模块均包括加法器和数据寄存器，所述前置加法模块的加法器用于将分组的采样数据相加，所述后置加法模块用于将系数乘法模块的结果变换成最终的输出结果；所述数据寄存器用于寄存数据计算的中间结果，并供下一轮计算使用。进一步地，所述前置加法模块和后置加法模块的加法器数量一共为：个，所述前置加法模块和后置加法模块的数据寄存器数量一共为：N-1个。本专利技术在考虑了多相分解的优点的基础上，提出了一种新的并行FIR滤波器结构，与现有的FFA快速并行FIR滤波器结构相比，本专利技术利用对称系数的固有性质，以牺牲预处理和后处理块中的附加加法器为代价，减少了一半子滤波器中的乘法器数量。由于加法器在硅面积上比乘法器小一个量级，加法器交换乘法器是可行的。此外，在预处理和后处理模块中，附加加法器的开销保持不变，不会随着FIR滤波器的长度而增加，而减少的乘法器的数量随着FIR滤波器的长度而增加。因此，本专利技术所提出的并行FIR结构可以在现有的FFA并行FIR滤波器基础上为对称卷积节省大量硬件开销，且滤波器阶度越高，节约资源越多。附图说明图1为传统快速2并行FIR滤波器的结构图。图2为本专利技术针对偶长线性相位2并行FIR数字滤波器的结构图。图3为24阶2并行线性相位FIR子滤波器的结构图。图4为本专利技术针对偶长线性相位3并行FIR数字滤波器的结构图。图5为传统和本专利技术改进3并行FIR子滤波器的对比图。图6为传统和本专利技术改进4并行FIR子滤波器的对比图，其中虚线框表示2并行子结构。图7为现有FFA方法和本专利技术所提出方法的消耗资源数量比较图。具体实施方式下面将结合附图和现有技术，对本专利技术的技术方案作详细的说明。对于一个N抽头的有限脉冲响应(FIR)滤波器可以表示为：其中x(n)是一个无限长输入序列，h(n)包含长度为N的FIR滤波器的系数。式(1)在z域中可以写成：其中对于X(z)，可以将其分解为奇数序列X1和偶数序列X0，即X＝X0+z-1X1，对Y(z)和H(z)作同样的分解，则有如此可以得到公式(4)的实现需要三个长度为N/2的FIR子滤波器块，一个预处理和三个后处理加法器，以及3N/2个乘法器和3(N/2-1)+4个加法器，这比传统的两个并行滤波器硬件成本从公式(3)降低了大约四分之一。公式(4)中的FFA的2并行(L＝2)FIR滤波器实现如图1所示。采用类似的方法，使用FFA算法的3并行FIR滤波器可以表示为：(5)式的硬件实现需要6个长度为N/3的FIR子滤波器，其中包含2N个乘法器和2N+4个加法器，以及3个预处理和7个后处理加法器，这比传统的3并行滤波器减少了约三分之一的硬件成本。然而，针对上述方法，当涉及对称卷积时，系数的对称性没有被充分考虑到。为了利用系数的对称性，本专利技术通过多相分解来获得尽可能多的包含对称系数的子滤波器块，从而使单个子滤波器块中一半的乘法器可以复用，即一组对称系数在单个FIR滤波器中只需要一半的乘法滤波器长度。因此，对于N抽头并行FIR滤波器，保留的乘法器总数将是包含对称系数的子滤波器块的数量乘以单个子滤波器块中乘法器数量的一半。对式(4)，2并行FIR滤波器可以改写为当涉及一组偶数对称系数时，公式(6)可以比公式(4)中的现有FFA并行FIR滤波器多获得一个包含对称系数的子滤波器块。图2显示了基于公式(6)的2并行FIR滤波器的实现。为了更清晰地说明这种情形，这里举出一个示例：考虑一个24阶对称系数的FIR滤波器{h(0),h(1),h(2),h(3),h(4),h(5),...,h(23)}，有h(0)＝h(23),h(1)＝h(22),h(2)＝h(21),...,h(10)＝h(13),h(11)＝h(12)。代入到式(6)中，得到H0±H1＝{h(0)±h(1),h(2)±h(3),h(4)±h(5),...,h(20)±h(21),h(22)±h(23)}，并且从上面的例子可以看出，2并行FIR滤波器结构的三个子滤波器块中的两个，即H0+H1和H0-H1，具有对称系数，如公式(7)，这表明子滤波器块可以通过图3实现，只需要一半的乘法器。这里采用了转置的直接形式FIR滤波器，与现有的FFA2并行FIR滤波器结构相比，本专利技术提出的FFA结构又产生了一个含有对称系数的子滤波器块。这伴随着预处理和后处理块中加法器数量的增加。在这种情况下，共额外需要两个加法器。使用类似的方法，对公式(5)，3并行的FIR滤波器也可以写成如下形式：图4显示了所提出的3并行FIR滤波器的实现结构。当对称系数的阶数是3的倍数时，在公式(8)中提出的3并行FIR滤波器结构使其中四个子滤波器块具有对称系数，而现有的FFA本文档来自技高网...

【技术保护点】
1.一种偶长线性相位有限冲击响应数字滤波器，其特征在于，包括：前置加法模块，用于将采样后的输入数据按相应的并行度进行分组并累加；系数乘法模块，用于将预先处理的滤波器抽头系数和前置加法模块的输出数据相乘；后置加法模块，用于将系数乘法模块的输出数据变换成与输入数据相对应的输出结果；输出模块，用于输出并行数据。

【技术特征摘要】
1.一种偶长线性相位有限冲击响应数字滤波器，其特征在于，包括：前置加法模块，用于将采样后的输入数据按相应的并行度进行分组并累加；系数乘法模块，用于将预先处理的滤波器抽头系数和前置加法模块的输出数据相乘；后置加法模块，用于将系数乘法模块的输出数据变换成与输入数据相对应的输出结果；输出模块，用于输出并行数据。2.根据权利要求1所述的一种偶长线性相位有限冲击响应数字滤波器，其特征在于，所述系数乘法模块包括多个系数乘法器：当为偶数时，系数乘法器的个数为个；当为奇数时，系数乘法器的个数为个；其中Li表示并行度，N表示滤波器阶数，r表示使用快速FIR滤波器的数量，Mi代表第i个快速FIR滤波器中的子滤波器数量，S...

【专利技术属性】
技术研发人员：潘红兵，吕航，罗元勇，
申请(专利权)人：南京大学，
类型：发明
国别省市：江苏,32