一种CMOS宽带巴伦射频接收前端电路制造技术

本发明专利技术提供一种CMOS宽带巴伦射频接收前端电路，属于射频集成电路技术领域。本发明专利技术前端电路包括低噪声跨导放大器、I/Q两路无源混频器、I/Q两路跨阻放大器、本振信号产生电路和反馈电路。其中低噪声跨导放大器通过三级放大单元，在末级输入输出端获得差分放大信号，实现了巴伦功能的内建，并且该有源巴伦体积小，便于集成；放大器使用电阻有源反馈结构作为输入级，使得接收电路具有宽带特征；输入端的电感器、低噪声跨导放大器的源随器和第一输入级的寄生电容构成谐振效果，进一步提升带宽，使得本发明专利技术工作频段覆盖1‑12GHz。

A CMOS Broadband Barron RF Receiving Front-end Circuit

【技术实现步骤摘要】
一种CMOS宽带巴伦射频接收前端电路
本专利技术属于射频集成电路
，具体涉及一种CMOS宽带巴伦射频接收前端电路。
技术介绍
随着无线通信技术的快速发展，宽带通信尤其是以软件无线电(SDR)为代表的具有多协议兼容性的通信方式正日渐成为高速率通信的主要方式。软件无线电摆脱了对于硬件的依赖，实现不同频段、不同调制和不同协议下信号的硬件共享，使其在未来通信技术中展现出了巨大的应用前景。射频前端是软件无线电的关键技术之一，位于整个系统的最前端，其性能指标直接决定了整个通道的性能，因而，对于射频前端电路的带宽、增益、噪声、线性度等性能指标的要求也越来越高。特别地，鉴于频谱资源的不可再生性，宽带的实现和多协议的兼容更是成为面向SDR系统的射频前端首要考虑因素。回顾起来，以往的宽带前端/电路实现多依赖于宽带滤波器的匹配，如BenqingGuo等人的文献(BenqingGuoandXiaoleiLi,A1.6–9.7GHzCMOSLNALinearizedbyPostDistortionTechnique,IEEEMicrow.WirelessComp.Lett.,Volume:23,Issue:11,2013)中写道，通过设计输入滤波器匹配取得宽带特性，但由于电路设计中有大量的无源电感电容器件使用，使得芯片面积成本大大增加，不符合低成本的应用需求；另一方面，也可以借助数字辅助调节技术，对窄带前端中的频率依赖性LC网络做控制调谐，来实现宽带特征(XinwangZhang,etal,A0.1–5.0GHzflexibleSDRreceiverwithdigitallyassistedcalibrationin65nmCMOS，MicroelectronicsJournal,72:58-73，2018)，数字辅助技术的运用，可以获得灵活的调谐效果，但是其调谐范围有限，并且存在调谐范围内幅度响应不平坦的问题。同时，在以往的接收电路结构中，普遍采用差分结构，并且需要一个片外无源巴伦来连接接收天线和差分低噪声放大器，实现单端输入信号转换成差分信号。片外无源巴伦采用变压器实现，结构简单，但是有损耗大、体积大、带宽有限，不利于单片集成等缺点。而现有的有源巴伦并不适用于基于现代无源混频器的接收电路，并且难以实现高线性、超宽带和低噪声等综合性能提升。
技术实现思路
针对
技术介绍
所存在的问题，本专利技术的目的在于提供一种CMOS宽带接收机射频前端电路，该电路包含内建巴伦功能的低噪声跨导放大器，实现了超宽带、高线性和低噪声等特性。为实现上述目的，本专利技术的技术方案如下：一种CMOS宽带巴伦射频接收前端电路，包括低噪声跨导放大器、I/Q两路无源混频器、I/Q两路跨阻放大器、和本振信号产生电路，所述低噪声跨导放大器输入端与射频输入端RFin相连，输出端V1out+、V1out-与所述I/Q两路无源混频器的信号输入端相连，所述I/Q两路无源混频器的信号输出端与I/Q两路跨阻放大器信号输入端相连，所述反馈电路一端接I/Q两路跨阻放大器输入端，另一端接I/Q两路跨阻放大器输出端，其中，所述低噪声跨导放大器用于将单端射频信号转变成差分信号并放大输出给所述I/Q两路无源混频器，所述I/Q两路无源混频器用于将差分信号进行下混频后的输出给I/Q两路跨阻放大器，所述I/Q两路跨阻放大器将电流信号放大输出为电压信号，所述本振信号产生电路用于为I/Q两路无源混频器提供本振信号，其特征在于，所述低噪声跨导放大器包括第十五电容C15、电感L、第一级放大单元、第二级放大单元、第三级放大单元、电阻有源反馈单元和多栅跨导单元，所述第十五电容C15、电感L、第一级放大单元、第二级放大单元、第三级放大单元依次串联，所述多栅跨导单元分布与第二级放大单元、第三级放大单元并联，所述电阻有源反馈单元一端与电感第一端相连，另一端与第三级放大单元相连，其中，所述第一级放大单元提供电路增益放大，所述第二级放大单元和第三级放大单元设计为单位增益，并具有相同技术参数，用于实现好的功率压缩点和巴伦功能。进一步地，所述低噪声跨导放大器中第一级放大单元包括第一电容C1、第二电容C2、第一电阻R1、第二电阻R2、第一NMOS晶体管Mn1和第一PMOS晶体管Mp1；第二级放大单元包括第三电容C3、第四电容C4、第十一电容C11、第三电阻R3、第四电阻R4、第十一电阻R11、第二NMOS晶体管Mn2和第二PMOS晶体管；第三级放大单元包括第五电容C5、第六电容C6、第十二电容C12、第五电阻R5、第六电阻R6、第十二电阻R12、第三NMOS晶体管Mn3和第三PMOS晶体管Mp3；多栅跨导单元包括第一多栅跨导单元和第二多栅跨导单元，其中，第一多栅跨导单元包括第七电容C7、第八电容C8、第七电阻R7、第八电阻R8、第六NMOS晶体管Man1和第六PMOS晶体管Map1；第二多栅跨导单元包括第九电容C9、第十电容C10、第九电阻R9、第十电阻R10、第七NMOS晶体管Man2和第七PMOSMap2；电阻有源反馈单元包括第十三电阻R13、第十四电阻R14、第十五电阻RF、第十三电容C13、第十四电容C14、第四NMOS晶体管Mn4和第五NMOS晶体管Mn5；其中，第十五电容C15的第一端与信号输入端RFin相连，第十五电容第二端接电感L第一端，电感L第二端分别接第一电容C1与第二电容C2一端，第一电容C1另一端接第一NMOS晶体管Mn1栅极，第二电容C2另一端接第一PMOS晶体管Mp1栅极；第一NMOS晶体管Mn1源级接地，第一NMOS晶体管Mn1漏极与第一PMOS晶体管Mp1漏级相连，第一NMOS晶体管Mn1栅极接第一电阻R1一端，第一电阻R1另一端接第一偏置电路VBn1；第一PMOS晶体管Mp1源级接电源VDD，第二电阻R2一端接第一PMOS晶体管Mp1栅极，另一端接第一PMOS晶体管Mp1漏极；第三电容C3一端与第一NMOS晶体管Mn1漏极相连，另一端接第二NMOS晶体管Mn2栅极；第三电阻R3一端接第二NMOS晶体管Mn2栅极，另一端接第二偏置电路VBn2；第二NMOS晶体管Mn2源级接地，第二NMOS晶体管Mn2漏极接低噪声跨导放大器正输出端V1out+；第四电容C4一端与第一NMOS晶体管Mn1漏极相连，另一端接第二PMOS晶体管Mp2栅极；第四电阻R4一端接第二PMOS晶体管Mp2栅极，另一端接第二PMOS管Mp2漏极；第二PMOS晶体管Mp2源级接电源VDD，第二PMOS晶体管Mp2漏极接低噪声跨导放大器正输出端V1out+；第五电容C5一端接低噪声跨导放大器正输出端V1out+，另一端接第三NMOS晶体管Mn3栅极；第五电阻R5一端接第三偏置电路VBn3，另一端接第三NMOS晶体管Mn3栅极；第三NMOS晶体管Mn3源级接地，第三NMOS晶体管Mn3漏极接低噪声跨导放大器负输出端V1out-；第六电容C6一端接低噪声跨导放大器正输出端V1out+，另一端接第三PMOS晶体管Mp3栅极；第六电阻R6一端接第三PMOS晶体管Mp3栅极，另一端接第三PMOS晶体管Mp3漏极；第三PMOS晶体管Mp3源级接电源VDD，第三PMOS管Mp3漏极接低噪声跨导放大器负输出端V1out-；第十三电容C13本文档来自技高网...

【技术保护点】
1.一种CMOS宽带巴伦射频接收前端电路，包括低噪声跨导放大器、I/Q两路无源混频器、I/Q两路跨阻放大器和本振信号产生电路，所述低噪声跨导放大器输入端与射频输入端(RFin)相连，输出端(V1out+、V1out‑)与所述I/Q两路无源混频器的信号输入端相连，所述I/Q两路无源混频器的信号输出端与I/Q两路跨阻放大器信号输入端相连，其中，所述低噪声跨导放大器用于将单端射频信号转变成差分信号并放大输出给所述I/Q两路无源混频器，所述I/Q两路无源混频器用于将差分信号进行下混频后的输出给I/Q两路跨阻放大器，所述I/Q两路跨阻放大器将电流信号放大输出为电压信号，所述本振信号产生电路用于为I/Q两路无源混频器提供本振信号，其特征在于，所述低噪声跨导放大器包括第十五电容C15、电感L、第一级放大单元、第二级放大单元、第三级放大单元、电阻有源反馈单元和多栅跨导单元，所述第十五电容C15、电感L、第一级放大单元、第二级放大单元、第三级放大单元依次串联，所述多栅跨导单元分布与第二级放大单元、第三级放大单元并联，所述电阻有源反馈单元一端与电感第一端相连，另一端与第三级放大单元相连，其中，所述第一级放大单元提供电路增益放大，所述第二级放大单元和第三级放大单元为单位增益，具有相同技术参数，用于实现好的功率压缩点和巴伦功能。...

【技术特征摘要】
1.一种CMOS宽带巴伦射频接收前端电路，包括低噪声跨导放大器、I/Q两路无源混频器、I/Q两路跨阻放大器和本振信号产生电路，所述低噪声跨导放大器输入端与射频输入端(RFin)相连，输出端(V1out+、V1out-)与所述I/Q两路无源混频器的信号输入端相连，所述I/Q两路无源混频器的信号输出端与I/Q两路跨阻放大器信号输入端相连，其中，所述低噪声跨导放大器用于将单端射频信号转变成差分信号并放大输出给所述I/Q两路无源混频器，所述I/Q两路无源混频器用于将差分信号进行下混频后的输出给I/Q两路跨阻放大器，所述I/Q两路跨阻放大器将电流信号放大输出为电压信号，所述本振信号产生电路用于为I/Q两路无源混频器提供本振信号，其特征在于，所述低噪声跨导放大器包括第十五电容C15、电感L、第一级放大单元、第二级放大单元、第三级放大单元、电阻有源反馈单元和多栅跨导单元，所述第十五电容C15、电感L、第一级放大单元、第二级放大单元、第三级放大单元依次串联，所述多栅跨导单元分布与第二级放大单元、第三级放大单元并联，所述电阻有源反馈单元一端与电感第一端相连，另一端与第三级放大单元相连，其中，所述第一级放大单元提供电路增益放大，所述第二级放大单元和第三级放大单元为单位增益，具有相同技术参数，用于实现好的功率压缩点和巴伦功能。2.一种如权利要求1所述的CMOS宽带巴伦射频接收前端电路，其特征在于，所述低噪声跨导放大器中第一级放大单元包括第一电容(C1)、第二电容(C2)、第一电阻(R1)、第二电阻(R2)、第一NMOS晶体管(Mn1)和第一PMOS晶体管(Mp1)；第二级放大单元包括第三电容(C3)、第四电容(C4)、第十一电容(C11)、第三电阻(R3)、第四电阻(R4)、第十一电阻(R11)、第二NMOS晶体管(Mn2)和第二PMOS晶体管(Mp2)；第三级放大单元包括第五电容(C5)、第六电容(C6)、第十二电容(C12)、第五电阻(R5)、第六电阻(R6)、第十二电阻(R12)、第三NMOS晶体管(Mn3)和第三PMOS晶体管(Mp3)；多栅跨导单元包括第一多栅跨导单元和第二多栅跨导单元，其中，第一多栅跨导单元包括第七电容(C7)、第八电容(C8)、第七电阻(R7)、第八电阻(R8)、第六NMOS晶体管(Man1)和第六PMOS晶体管(Map1)；第二多栅跨导单元包括第九电容(C9)、第十电容(C10)、第九电阻(R9)、第十电阻(R10)、第七NMOS晶体管(Man2)和第七PMOS晶体管(Map2)；电阻有源反馈单元包括第十三电阻(R13)、第十四电阻(R14)、第十五电阻(RF)、第十三电容(C13)、第十四电容(C14)、第四NMOS晶体管(Mn4)和第五NMOS晶体管(Mn5)；其中，第十五电容(C15)的第一端与射频信号输入端(RFin)相连，第十五电容第二端接电感L第一端，电感L第二端分别接第一电容(C1)与第二电容(C2)一端，第一电容(C1)另一端接第一NMOS晶体管(Mn1)栅极，第二电容(C2)另一端接第一PMOS晶体管(Mp1)栅极；第一NMOS晶体管(Mn1)源级接地，第一NMOS晶体管(Mn1)漏极与第一PMOS晶体管(Mp1)漏级相连，第一NMOS晶体管(Mn1)栅极接第一电阻(R1)一端，第一电阻(R1)另一端接第一偏置电路(VBn1)；第一PMOS晶体管(Mp1)源级接电源(VDD)，第二电阻(R2)一端接第一PMOS晶体管(Mp1)栅极，另一端接第一PMOS晶体管(Mp1)漏极；第三电容(C3)一端与第一NMOS晶体管(Mn1)漏极相连，另一端接第二NMOS晶体管(Mn2)栅极；第三电阻(R3)一端接第二NMOS晶体管(Mn2)栅极，另一端接第二偏置电路(VBn2)；第二NMOS晶体管(Mn2)源级接地，第二NMOS晶体管(Mn2)漏极接低噪声跨导放大器正输出端(V1out+)；第四电容(C4)一端与第一NMOS晶体管(Mn1)漏极相连，另一端接第二PMOS晶体管(Mp2)栅极；第四电阻(R4)一端接第二PMOS晶体管(Mp2)栅极，另一端接第二PMOS晶体管(Mp2)漏极；第二PMOS晶体管(Mp2)源级接电源(VDD)，第二PMOS晶体管(Mp2)漏极接低噪声跨导放大器正输出端(V1out+)；第五电容(C5)一端接低噪声跨导放大器正输出端(V1out+)，另一端接第三NMOS晶体管(Mn3)栅极；第五电阻(R5)一端接第三偏置电路(VBn3)，另一端接第三NMOS晶体管(Mn3)栅极；第三NMOS晶体管(Mn3)源级接地，第三NMOS晶体管(Mn3)漏极接低噪声跨导放大器负输出端(V1out-)；第六电容(C6)一端接低噪声跨导放大器正输出端(V1out+)，另一端接第三PMOS晶体管(Mp3)栅极；第六电阻(R6)一端接第三PMOS晶体管(Mp3)栅极，另一端接第三PMOS晶体管(Mp3)漏极；第三PMOS晶体管(Mp3)源级接电源(VDD)，第三PMOS管(Mp3)漏极接低噪声跨导放大器负输出端(V1out-)；第十三电容(C13)一端接低噪声跨导放大器正输出端(V1out+)，另一端接第四NMOS晶体管(Mn4)栅极；第十三电阻(R13)一端接第一偏置电路(VBn1)，另一端接第四NMOS晶体管(Mn4)栅极；第四NMOS晶体管(Mn4)源级接地，第四NMOS晶体管(Mn4)漏极接第十五电阻(RF)的一端，并与第五NMOS晶体管(Mn5)源级相连，第十五电阻(RF)的另一端接第十五电容(C15)第二端；第十四电容(C14)一端接低噪声跨导放大器负输出端(V1out-)，另一端接第五NMOS晶体管(Mn5)栅极；第十四电阻(R14)一端接第五NMOS晶体管(Mn5)栅极，另一端接第五NMOS晶体管(Mn5)漏极；第五NMOS晶体管(Mn5)漏极接电源(VDD)；第七电容(C7)一端接第一NMOS晶体管(Mn1)漏极，另一端接第六NMOS晶体管(Man1)栅极；第七电阻(R7)一端接第四偏置电路(VBan)，另一端接第六NMOS晶体管(Man1)栅极；第六NMOS晶体管(Man1)源级接地，第六NMOS晶体管(Man1)漏极接低噪声跨导放大器正输出端(V1out+)；第八电容(C8)一端接第一NMOS晶体管(Mn1)漏极，另一端接第六PMOS晶体管(Map1)栅极；第八...

【专利技术属性】
技术研发人员：郭本青，陈鸿鹏，王雪冰，陈俊，龚静，达尼洛·曼斯特雷塔，里纳尔多·卡斯特罗，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51