一种带谐波抑制电路的功率放大器制造技术

本发明专利技术公开了一种带谐波抑制电路的功率放大器，涉及无线通信与射频集成电路领域，包括输入匹配网络、键合线、偏置电路、输入晶体管、cascode晶体管，串联谐振网络，并联谐振网络和负载匹配网络。其中，输入匹配网络的一端与输入晶体管的栅极相连接，另一端与输入信号相连接；键合线的一端与输入晶体管的源级相连接，另一端与芯片参考地相连接。本发明专利技术利用串联谐振网络和并联谐振网络滤除信号的二次、三次等高次谐波信号，再通过负载匹配网络驱动负载天线并将射频信号发射出去，其电路结构简单且集成度高，能提高功率放大器的线性度、效率和发射功率等性能。

A Power Amplifier with Harmonic Suppression Circuit

【技术实现步骤摘要】
一种带谐波抑制电路的功率放大器
本专利技术涉及无线通信与射频集成电路领域，尤其涉及一种带谐波抑制电路的功率放大器。
技术介绍
射频功率放大器是无线发射机中的核心电路模块之一，要求输出大功率给外部负载。功率放大器通常是无线发射机中功耗最大的模块，为了降低功耗，延长电池寿命，要求它具有较高的效率。此外，随着通信技术的发展，信道容量急剧增加，各个不同的无线系统之间的干扰增加，对发射信号的谐波有一定的要求，不能干扰其它系统的工作，同时功率放大器在输出最大功率时要防止发生幅度失真，对功率放大器的线性度和谐波抑制提出了很高的要求。目前在功率放大器的设计中提出了很多优化线性度的方法，功率放大器一般都会有非线性失真。当输入信号增大时输出信号也会增大，由于非线性会产生一系列谐波信号，这些谐波成分功率可能会非常大的影响到基波信号的发射性能，因此抑制谐波信号成为提高功率放大器线性度的重要措施。目前应用比较广泛的是使用微带传输线，在负载匹配网络的输入端之前引入短路传输线或者开路传输线进行高次谐波的抑制，应用中会使用各种λ/n长度的传输线，准确的传输线模型比较依赖于工艺制作加工，而且一般传输线的面积比较大，使得利用此方法进行谐波抑制的功率放大器面积比较大，不利于集成度的降低，性能也不稳定，导致功率放大器的批量生产受到限制。因此，本领域的技术人员致力于开发一种能够抑制谐波信号，同时又利于集成且性能稳定的功率放大器。
技术实现思路
有鉴于现有技术的上述缺陷，本专利技术所要解决的技术问题是如何防止功率放大器在输出最大功率时产生幅度失真，同时又有利于功率放大器的集成，且性能稳定易于批量生产。为实现上述目的，本专利技术提供了一种带谐波抑制电路的功率放大器，其特征在于，包括输入匹配网络、键合线、偏置电路、输入晶体管、cascode晶体管、串联谐振网络、并联谐振网络和负载匹配网络，其中，输入匹配网络的一端与输入晶体管的栅极相连接，另一端与射频输入相连接；键合线的一端与输入晶体管的源级相连接，另一端与芯片参考地相连接。进一步地，所述输入晶体管的源级通过所述键合线连接到参考地电位，所述输入匹配网络与所述键合线共同实现功率放大器的输入阻抗匹配。进一步地，所述键合线的打线根数与打线长度都可以调节，用以满足所述芯片对阻抗匹配和稳定性的要求。进一步地，所述偏置电路分别与所述输入晶体管和所述cascode晶体管的栅极相连接，并为所述输入晶体管和所述cascode晶体管提供偏置电压。进一步地，所述输入晶体管与所述cascode晶体管均采用的是深N肼的射频CMOS晶体管。进一步地，所述串联谐振网络一端与所述cascode晶体管的漏端相连接，另一端连接参考地电位，用于将谐波信号短路到地。进一步地，所述串联谐振网络由两组电容电感串联组成，通过滤除二次及三次谐波信号来提高线性度。进一步地，所述并联谐振网络一端与所述cascode晶体管的漏端相连接，另一端与所述负载匹配网络相连接，用于滤除谐波信号。进一步地，所述负载匹配网络一端与所述并联谐振网络连接，另一端与50Ω负载天线相连接，用于将天线负载匹配到所述功率放大器输出最大功率的最佳负载。进一步地，所述负载匹配网络由隔直电容和并联到地的电感组成。本专利技术的有益技术效果为：1、本专利技术集成了芯片内输入与负载匹配，将应用中的芯片外元器件个数降到最少，提高了集成度，降低了使用成本。2、本专利技术的谐波抑制网络使用了串联谐振网络和并联谐振网络，并通过控制芯片到封装的键合线长度来调节谐振频率,可以有效地抑制二次、三次以及其它高次谐波,大大提高功率放大器的线性度，输出功率等性能。3、本专利技术降低了电路的复杂度，建模简单，易于调整电路参数达到电路的设计要求。附图说明图1是本专利技术的一个较佳实施例的电路结构框图；图2是本专利技术的一个较佳实施例的电路原理图；图3是本专利技术的一个较佳实施例的串联谐振网络的阻抗仿真图；图4是本专利技术的一个较佳实施例的并联谐振网络的阻抗仿真图；图5是本专利技术的一个较佳实施例的功率放大器的输出功率随输入功率的仿真变化曲线图。其中：1-射频输入端，2-输入匹配网络，3-键合线(Bondingwire)，4-偏置电路，5-串联谐振网络，6-并联谐振网络，7-负载匹配网络，8-Choke电感，9-负载天线，10-输入晶体管，11-cascode晶体管。具体实施方式以下参考说明书附图介绍本专利技术的优选实施例，使其
技术实现思路
更加清楚和便于理解。本专利技术可以通过许多不同形式的实施例来得以体现，本专利技术的保护范围并非仅限于文中提到的实施例。在附图中，结构相同的部件以相同数字标号表示，各处结构或功能相似的组件以相似数字标号表示。如图1所示，一种带谐波抑制电路的功率放大器，主要包括射频输入端1、输入匹配网络2、键合线3、偏置电路4、串联谐振网络5、并联谐振网络6、负载匹配网络7、Choke电感8、负载天线9、输入晶体管10和cascode晶体管11。输入匹配网络2的一端连接射频输入端1，而另一端连接输入晶体管10的栅极，输入晶体管10的源级通过键合线3连接到参考地电位，输入匹配网络2与键合线3共同实现功率放大器的输入阻抗匹配，并保证功率放大器的稳定性。偏置电路4分别与输入晶体管10和cascode晶体管11的栅极相连接，为输入晶体管10和cascode晶体管11提供偏置电压。串联谐振网络5一端与cascode晶体管11的漏端相连接，另一端连接参考地电位，将谐波信号短路到地。并联谐振网络6一端与cascode晶体管11的漏端相连接，另一端与负载匹配网络7相连接，用于抑制谐波信号的传输。负载匹配网络7一端与并联谐振网络连接，另一端与负载天线9相连接，用于将天线的50Ω阻抗匹配到功率放大器能输出最大功率的最佳负载。如图2所示，输入匹配网络2由隔直电容C1和片上电感L1组成，输入晶体管10的源级与键合线3相连接，会在输入端产生一个正实部阻抗，再通过电感L1将输入端的虚部谐振在工作频率，进而使得输入阻抗得到良好地匹配。键合线3的打线根数，打线长度均会影响输入阻抗值和功率放大器的稳定性，因此本专利技术的实施案例中将键合线3的打线根数与打线长度设置为可调节，以满足实际芯片对阻抗匹配和稳定性的要求，即在设计电路版图时预留了一定数量的焊盘(Pad)可用于后续实际测试时决定打线的情况。偏置电路4为输入晶体管10和cascode晶体管11提供直流电压偏置，主要由产生偏置电压VB1和VB2的电压基准源(图中未画出，用电压源代替VB1和VB2)、以及两个RC低通滤波器组成。其中图中未画出的电压基准源需要在宽电源电压下工作，并提供低温漂系数，和稳定可靠的偏置电压VB1、VB2。两个RC低通滤波器功能相同，用于隔离偏置电路4和功率放大器的放大管，避免偏置电路的噪声影响，以及功率放大器的大信号对偏置电路的影响。电阻和电容的取值一般比较大，但也需考虑大电阻热噪声对功率放大器的影响，其中，R1和C3组成的RC低通滤波器用于cascode晶体管11，而R2和C2组成的RC低通滤波器用于输入晶体管10。输入晶体管10与cascode晶体管11提供信号放大作用，由于在射频领域对晶体管的要求比较高，一般采用的是射频性能较好的深N肼射频晶体管，同时深N肼管的噪声隔离度也非常好。本实施例中输入晶体管10采用本文档来自技高网...

【技术保护点】
1.一种带谐波抑制电路的功率放大器，其特征在于，包括输入匹配网络、键合线、偏置电路、输入晶体管、cascode晶体管、串联谐振网络、并联谐振网络和负载匹配网络，其中，输入匹配网络的一端与输入晶体管的栅极相连接，另一端与射频输入相连接；键合线的一端与输入晶体管的源级相连接，另一端与芯片参考地相连接。

【技术特征摘要】
1.一种带谐波抑制电路的功率放大器，其特征在于，包括输入匹配网络、键合线、偏置电路、输入晶体管、cascode晶体管、串联谐振网络、并联谐振网络和负载匹配网络，其中，输入匹配网络的一端与输入晶体管的栅极相连接，另一端与射频输入相连接；键合线的一端与输入晶体管的源级相连接，另一端与芯片参考地相连接。2.如权利要求1所述的带谐波抑制电路的功率放大器，其特征在于，所述输入晶体管的源级通过所述键合线连接到参考地电位，所述输入匹配网络与所述键合线共同实现功率放大器的输入阻抗匹配。3.如权利要求2所述的带谐波抑制电路的功率放大器，其特征在于，所述键合线的打线根数与打线长度都可以调节，用以满足所述芯片对阻抗匹配和稳定性的要求。4.如权利要求1所述的带谐波抑制电路的功率放大器，其特征在于，所述偏置电路分别与所述输入晶体管和所述cascode晶体管的栅极相连接，并为所述输入晶体管和所述cascode晶体管提供偏置电压。5.如权利要求4所述的带谐波抑制电路的功率放大器，其特征在...

【专利技术属性】
技术研发人员：罗彦彬，钱敏，金玉花，甘业兵，
申请(专利权)人：杭州中科微电子有限公司，
类型：发明
国别省市：浙江,33