扇出型半导体封装件制造技术

本发明专利技术提供了一种扇出型半导体封装件。所述扇出型半导体封装件包括：框架，包括绝缘层、布线层和连接过孔层，并且所述框架具有凹部以及设置在所述凹部的底表面上的止挡层；半导体芯片，设置在所述凹部中；树脂层，设置在所述半导体芯片的有效表面上；包封剂，覆盖所述半导体芯片的侧表面和所述树脂层的侧表面的至少部分并且填充所述凹部的至少部分；第一重新分布层，设置在所述树脂层和所述包封剂上；第一重新分布过孔，穿过所述树脂层以填充所述树脂层中的使所述连接焊盘的至少部分暴露的通路孔，并使所述连接焊盘和所述第一重新分布层彼此电连接；以及连接构件，设置在所述树脂层和所述包封剂上，并且包括一个或更多个第二重新分布层。

Fan-out Semiconductor Package

【技术实现步骤摘要】
扇出型半导体封装件本申请要求于2018年2月9日在韩国知识产权局提交的第10-2018-0016157号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。
本公开涉及一种半导体封装件，更具体地，涉及一种电连接结构可延伸到其中设置有半导体芯片的区域的外部的扇出型半导体封装件。
技术介绍
近来，与半导体芯片相关的技术发展的显著趋势是减小了半导体芯片的尺寸。因此，在封装
中，随着对小尺寸半导体芯片等的需求的快速增加，需要在包括多个引脚的同时实现具有紧凑尺寸的半导体封装件。提出满足上述技术需求的半导体封装技术的一种类型是扇出型半导体封装件。这样的扇出型封装件具有紧凑的尺寸，并且可通过使连接端子重新分布到设置有半导体芯片的区域的外部来实现多个引脚。
技术实现思路
本公开的一方面可提供一种可通过减少布线路径实现优异的电特性并且可减少成本的扇出型半导体封装件。根据本公开的一方面，可提供一种扇出型半导体封装件，在所述扇出型半导体封装件中，引入了具有凹部以及设置在所述凹部的底表面上的止挡层的框架，在所述凹部中设置半导体芯片，并且在不使用昂贵的铜柱的情况下，在所述半导体芯片的有效表面上预先形成树脂层，以通过镀覆等形成重新分布层确保布线路径。根据本公开的一方面，一种扇出型半导体封装件可包括：框架，包括多个绝缘层、设置在所述多个绝缘层上的多个布线层以及穿过所述多个绝缘层并使所述多个布线层彼此电连接的多个连接过孔层，并且所述框架具有凹部以及设置在所述凹部的底表面上的止挡层；半导体芯片，包括主体和钝化层，所述主体具有设置有连接焊盘的有效表面以及与所述有效表面相对的无效表面，所述钝化层设置在所述有效表面上并且具有使所述连接焊盘的至少部分暴露的开口，并且所述半导体芯片设置在所述凹部中使得所述无效表面连接到所述止挡层；树脂层，设置在所述半导体芯片的所述有效表面上；包封剂，覆盖所述半导体芯片和所述树脂层中的每个的侧表面的至少部分并且填充所述凹部的至少部分；第一重新分布层，设置在所述树脂层和所述包封剂上；第一重新分布过孔，穿过所述树脂层以填充所述树脂层中的使所述连接焊盘的至少部分暴露的通路孔，并使所述连接焊盘和所述第一重新分布层彼此电连接；以及连接构件，设置在所述树脂层和所述包封剂上，并且包括电连接到所述第一重新分布层的一个或更多个第二重新分布层。所述连接焊盘可电连接到所述多个布线层。附图说明通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：图1是示出电子装置系统的示例的示意性框图；图2是示出电子装置的示例的示意性透视图；图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图；图4是示出扇入型半导体封装件的封装工艺的示意性截面图；图5是示出扇入型半导体封装件安装在球栅阵列(BGA)基板上并且最终安装在电子装置的主板上的情况的示意性截面图；图6是示出扇入型半导体封装件嵌入在BGA基板内并且最终安装在电子装置的主板上的情况的示意性截面图；图7是示出扇出型半导体封装件的示意性截面图；图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；图9是示出扇出型半导体封装件的示例的示意性截面图；图10是沿着图9的扇出型半导体封装件的线I-I′截取的示意性平面图；图11至图15是示出制造图9的扇出型半导体封装件的工艺的示意图；图16是示出扇出型半导体封装件的另一示例的示意性截面图；图17是示出扇出型半导体封装件的另一示例的示意性截面图；图18是示出扇出型半导体封装件的另一示例的示意性截面图；以及图19是示出其上形成有树脂层的半导体芯片的示例的示意性截面图。具体实施方式在下文中，将参照附图描述本公开中的示例性实施例。在附图中，为了清楚起见，可夸大或缩小组件的形状、尺寸等。这里，为了方便起见，与附图的截面相关的下侧、下部、下表面等用于指向下方向，而上侧、上部、上表面等用于指与该向下方向相反的方向。然而，这些方向是为了便于说明而定义的，权利要求不被如上所述定义的方向具体限制。在说明书中，从概念上讲，组件与另一组件的“连接”的含义包括通过粘合层的间接连接以及两个组件之间的直接连接。另外，从概念上讲，“电连接”包括物理连接和物理断开。可理解的是，当利用诸如“第一”和“第二”的术语来提及元件时，该元件不由此受限。它们可仅用于将元件与其他元件相区分的目的，并且可不限制元件的顺序或重要性。在一些情况下，在不脱离这里所阐述的权利要求的范围的情况下，第一元件可被称为第二元件。类似地，第二元件也可被称为第一元件。在此使用的术语“示例性实施例”不指同一示例性实施例，而是被提供来突出与另一示例性实施例的特征或特性不同的特定的特征或特性。然而，在此提供的示例性实施例被理解为能够通过彼此全部组合或部分组合来实现。例如，除非在此提供了相反或对立的描述，否则特定的示例性实施例中描述的一个元件即使其在另一示例性实施例中没有被描述，也可被理解为与另一示例性实施例相关的描述。在此使用的术语仅用于描述示例性实施例，而非限制本公开。在这种情况下，除非上下文中另外解释，否则单数形式包括复数形式。电子装置图1是示出电子装置系统的示例的示意性框图。参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。芯片相关组件1020可包括：存储芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。网络相关组件1030可包括被指定为根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电工电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE802.16族等)、IEEE802.20、长期演进技术(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括被指定为根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(本文档来自技高网...

【技术保护点】
1.一种扇出型半导体封装件，所述扇出型半导体封装件包括：框架，包括多个绝缘层、设置在所述多个绝缘层上的多个布线层以及穿过所述多个绝缘层并使所述多个布线层彼此电连接的多个连接过孔层，并且所述框架具有凹部以及设置在所述凹部的底表面上的止挡层；半导体芯片，包括主体和钝化层，所述主体具有设置有连接焊盘的有效表面以及与所述有效表面相对的无效表面，所述钝化层设置在所述有效表面上并且具有使所述连接焊盘的至少部分暴露的开口，所述半导体芯片设置在所述凹部中使得所述无效表面连接到所述止挡层；树脂层，设置在所述半导体芯片的所述有效表面上；包封剂，覆盖所述半导体芯片和所述树脂层中的每个的侧表面的至少部分并且填充所述凹部的至少部分；第一重新分布层，设置在所述树脂层和所述包封剂上；第一重新分布过孔，穿过所述树脂层以填充所述树脂层中的使所述连接焊盘的至少部分暴露的通路孔，并使所述连接焊盘和所述第一重新分布层彼此电连接；以及连接构件，设置在所述树脂层和所述包封剂上，并且包括电连接到所述第一重新分布层的一个或更多个第二重新分布层，其中，所述连接焊盘电连接到所述多个布线层。

【技术特征摘要】
2018.02.09 KR 10-2018-00161571.一种扇出型半导体封装件，所述扇出型半导体封装件包括：框架，包括多个绝缘层、设置在所述多个绝缘层上的多个布线层以及穿过所述多个绝缘层并使所述多个布线层彼此电连接的多个连接过孔层，并且所述框架具有凹部以及设置在所述凹部的底表面上的止挡层；半导体芯片，包括主体和钝化层，所述主体具有设置有连接焊盘的有效表面以及与所述有效表面相对的无效表面，所述钝化层设置在所述有效表面上并且具有使所述连接焊盘的至少部分暴露的开口，所述半导体芯片设置在所述凹部中使得所述无效表面连接到所述止挡层；树脂层，设置在所述半导体芯片的所述有效表面上；包封剂，覆盖所述半导体芯片和所述树脂层中的每个的侧表面的至少部分并且填充所述凹部的至少部分；第一重新分布层，设置在所述树脂层和所述包封剂上；第一重新分布过孔，穿过所述树脂层以填充所述树脂层中的使所述连接焊盘的至少部分暴露的通路孔，并使所述连接焊盘和所述第一重新分布层彼此电连接；以及连接构件，设置在所述树脂层和所述包封剂上，并且包括电连接到所述第一重新分布层的一个或更多个第二重新分布层，其中，所述连接焊盘电连接到所述多个布线层。2.根据权利要求1所述的扇出型半导体封装件，其中，所述树脂层的上表面和所述包封剂的上表面彼此共面。3.根据权利要求2所述的扇出型半导体封装件，其中，所述多个布线层中的最上面的布线层的上表面与所述树脂层的所述上表面和所述包封剂的所述上表面共面，并且所述第一重新分布层的至少部分与所述多个布线层中的所述最上面的布线层的至少部分物理接触。4.根据权利要求2所述的扇出型半导体封装件，其中，所述多个连接过孔层中的最上面的连接过孔层的上表面与所述树脂层的所述上表面和所述包封剂的所述上表面共面，并且所述第一重新分布层的至少部分与所述多个连接过孔层中的所述最上面的连接过孔层的至少部分物理接触。5.根据权利要求1所述的扇出型半导体封装件，其中，所述树脂层包括光可成像介电质。6.根据权利要求1所述的扇出型半导体封装件，其中，所述多个绝缘层包括芯绝缘层、设置在所述芯绝缘层的下表面上的一个或更多个第一积聚绝缘层以及设置在所述芯绝缘层的上表面上的一个或更多个第二积聚绝缘层，并且所述芯绝缘层具有比所述第一积...

【专利技术属性】
技术研发人员：黑柳秋久，明俊佑，金恩实，金暎阿，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR